聯華電子認證Cadence Virtuoso LDE Analyzer適用于其28HPCU制程

　　4月15日，中國上?！?a target="_blank">電子（美國 Cadence 公司，NASDAQ： CDNS）今日宣布Cadence? Virtuoso? 版圖依賴效應（Layout-Dependent Effects， LDE） Analyzer 分析方案通過聯華電子認證，支援其28納米HPCU（High Performance Compact，高效能精簡型）制程技術。隨著全新UMC 28HPCU LDE套件的推出，聯華電子的用戶能夠利用Cadence解決方案來減輕定制化/模擬設計中的LDE，最多可將布局布線后的重復作業(yè)減少至一半，并將設計收斂速度加快最多四成。

　　聯華電子負責IP研發(fā)及設計支持的資深副總經理簡山杰表示：“很高興在我們的28HPCU設計支持組合中加入Cadence Virtuoso LDE Analyzer。晶體管元件的特性會因使用環(huán)境、設置和密度而不同，Cadence LDE套件讓我們從事28HPCU設計的用戶得以將規(guī)劃與預期結果之間的差距無縫橋接。如此可為用戶省下設計流程中的很多環(huán)節(jié)，幫助他們更快從設計進入制造階段。”

　　聯華電子與Cadence的合作確保Virtuoso LDE Analyzer具備以下所有能力，且完全適用于28HPCU參考流程：

　　· LDE感知仿真：幫助設計人員僅憑部份版圖的LDE建立仿真網表，借此及早偵測LDE影響，無需先通過版圖與電路對比（LVS）或至完全布線完成

　　· LDE電性限制：在無需完成版圖設計或運行仿真時，及早偵測因LDE造成的匹配不當

　　· 版圖LDE分析：標出設計假設與實際版圖之間因LDE產生的顯著晶體管電氣特性差異

　　· 影響參考：通報LDE分析中發(fā)現的每一個偵測到的違反項目帶來的影響，幫助設計人員掌握變異的根本原因

　　· LDE 修正方針：產生并顯示可執(zhí)行的版圖修改，降低LDE對晶體管電氣特性的影響

　　關于Cadence

　　Cadence 公司致力于推動全球電子設計創(chuàng)新，在開創(chuàng)集成電路和電子產品中發(fā)揮著核心作用?？蛻舨捎?Cadence 的軟件、硬件、IP 和服務，設計并驗證尖端半導體器件、消費電子產品、網絡架構和通訊設備以及計算機系統。Cadence 公司總部位于美國加州圣荷塞市，在世界各地均設有銷售辦事處、設計中心和研究機構，為全球電子產業(yè)提供服務。