電子發(fā)燒友App
一、實(shí)驗(yàn)內(nèi)容
在FPGA上設(shè)計(jì)一個(gè)DDS模塊，在DE0 開(kāi)發(fā)板上運(yùn)行，在FPGA芯片內(nèi)部合成出數(shù)字波形即可。不用輸出模擬信號(hào)，本模塊滿足以下條件：
使用板載晶振的50MHz時(shí)鐘，合成以下頻率的信號(hào)
- 1 、500KHz 正弦波信號(hào)。 2、1MHz 正弦波信號(hào)。 3、3MHz 正弦波信號(hào)。
-頻率字字長(zhǎng)32位，波表ROM尺寸為 10比特地址，1024個(gè)word
- 波形格式為2補(bǔ)碼格式，12比特量化
- 每個(gè)CLK輸出一個(gè)有效樣點(diǎn)。
- 輸入信號(hào)為頻率字和頻率字輸入使能信號(hào)
- 使用板載的撥碼開(kāi)關(guān)（Switch）控制生成的波形信號(hào)的不同頻率。
二、設(shè)計(jì)思路RTL電路圖
設(shè)計(jì)中根據(jù)DDS輸出波形頻率的計(jì)算公式：
確定輸出頻率。
上式中為輸出頻率，為輸入頻率，即為系統(tǒng)基準(zhǔn)時(shí)鐘頻率50MHz。m為地址加法器的寬度，K為頻率控制字。設(shè)計(jì)中通過(guò)控制K的大小控制輸出頻率，由于K只能取整數(shù)，輸出頻率可能會(huì)有一定偏差。
三、Quartus掃描生成的RTL電路圖
四、實(shí)驗(yàn)相關(guān)程序代碼
1、地址加法器模塊
module addr_cnt（CLK，sel_K，CLR，En，ROMaddr）;
input CLK;
input ［1:0］ sel_K;
input En，CLR;
output ［9:0］ ROMaddr;
reg ［9:0］ cnt_out;
assign ROMaddr=cnt_out;
always @ （posedge CLK or negedge CLR）
if（~CLR）
cnt_out《=10‘d0;
else if（~En）
cnt_out《=cnt_out;
else begin
case（sel_K）
2’b00:cnt_out《=cnt_out+10‘b00000_01010;
2’b01:cnt_out《=cnt_out+10‘b00000_10100;
default:cnt_out《=cnt_out+10’b00001_11101;
endcase
end
endmodule123456789101112131415161718192021222324
2、頂層設(shè)計(jì)模塊
module Sine_Signal （Dout，ROMaddr，CLK，CLR，En，sel_K）; //頂層模塊
output ［11:0］ Dout; //離散的正弦波形輸出
output ［9:0］ ROMaddr; //ROM的地址
input CLK /* synthesis chip_pin=“G21” */ ; //50MHz時(shí)鐘
input CLR /* synthesis chip_pin=“H2” */ ; //清零KEY0
input En /* synthesis chip_pin=“J6” */; //使能SW0
input ［1:0］ sel_K /* synthesis chip_pin=“H6，H5” */; //輸出頻率控制字選擇SW2、SW1
addr_cnt U0_inst（ //實(shí)例引用地址計(jì)數(shù)器模塊
.CLK（CLK），
.CLR（CLR），
.En（En），
.sel_K（sel_K），
.ROMaddr（ROMaddr）
）;
myROM myROM_inst（ //實(shí)例引用上面定制的ROM模塊
.address（ROMaddr）， //ROM的地址輸入端
.clken（En），
.clock（CLK）， //時(shí)鐘輸入端
.q（Dout） //數(shù)據(jù)輸出端
）;
endmodule123456789101112131415161718192021
3、正弦波形存儲(chǔ)模塊C語(yǔ)言程序
#include《stdio.h》
#include《math.h》
#define PI 3.141593
#define DEPTH 1024 /* 數(shù)據(jù)深度，即存儲(chǔ)單元的個(gè)數(shù) */
#define WIDTH 12 /* 存儲(chǔ)單元的寬度 */
int main（void）
{
int n，temp;
float v;
FILE * fp;
/* 建立文件名為sine1024.mif新文件，允許寫(xiě)入數(shù)據(jù)，
文件名隨意，但擴(kuò)展名必須為.mif */
fp = fopen（“sine1024.mif”，“w+”）;
if（NULL==fp）
printf（“Can not creat file！ ”）;
else
{
printf（“File created successfully！ ”）;
/* 生成文件頭，注意不要忘了“;” */
fprintf（fp，“DEPTH=%d; ”，DEPTH）;
fprintf（fp，“WIDTH=%d; ”，WIDTH）;
fprintf（fp，“ADDRESS_RADIX = HEX; ”）;
fprintf（fp，“DATA_RADIX = HEX; ”）;
fprintf（fp，“CONTENT ”）;
fprintf（fp，“BEGIN ”）;
/* 以十六進(jìn)制輸出地址和數(shù)據(jù) */
for（n=0;n《DEPTH;n++）
{
/* 周期為1024個(gè)點(diǎn)的正弦波 */
v=sin（2*PI*n/DEPTH）;
/* 將-1~1之間的正弦波的值擴(kuò)展到0~4095之間 */
temp=（int）（（v+1）*4095/2）; //v+1將數(shù)值平移到0~2之間
/* 以十六進(jìn)制輸出地址和數(shù)據(jù) */
fprintf（fp，“%x ： %x; ”，n，temp）;
}
fprintf（fp，“END; ”）;
fclose（fp）; //關(guān)閉文件
}
}123456789101112131415161718192021222324252627282930313233343536373839
4、matlab正弦波頻譜分析程序
將signal tap采集的正弦波數(shù)據(jù)生成.txt文件保存，導(dǎo)入到matlab中分析頻譜。
clear all; close all；
varnum; %調(diào)用signal tap 采集的正弦波數(shù)據(jù)，列矢量
signal=transpose（VarName）; %轉(zhuǎn)置
fs=50E6; %采樣頻率
N=1024; %采樣點(diǎn)數(shù)
t=［0:1/fs：（N-1）/fs］; %采樣時(shí)刻
figure（1）;plot（t，signal）;
title（‘正弦波信號(hào)’）;
xlabel（‘Time （s）’）;
ylabel（‘Magnitude’）;
Y = fft（signal，N）; %做FFT變換
Ayy = abs（Y）; %取模
Ayy=Ayy/（N/2）; %換算成實(shí)際的幅度
Ayy（1）=Ayy（1）/2;
F=（［1:N］-1）*fs/N; %換算成實(shí)際的頻率值，F(xiàn)n=（n-1）*Fs/N
figure（2）;
stem（F（1:N/2），Ayy（1:N/2））; %顯示換算后的FFT模值結(jié)果
axis（［0 5E6 0 2500］）;
title（‘正弦信號(hào)頻譜圖’）;
xlabel（‘Frequency （Hz）’）;
ylabel（‘Magnitude’）;12345678910111213141516171819202122
五、實(shí)驗(yàn)結(jié)果
1、signal tap 數(shù)據(jù)截圖
（1）f1=500kHz正弦波，地址位寬m=10，頻率控制字K=10
（2）f2=1MHz正弦波，地址位寬m=10，頻率控制字K=20
（2）f2=3MHz正弦波，地址位寬m=10，頻率控制字K=61
2、matlab頻譜分析
由頻譜圖可以看出DDS輸出的頻率略小于實(shí)驗(yàn)要求的頻率。這是由于實(shí)驗(yàn)中頻率控制字只能取整數(shù)，略去了小數(shù)位，實(shí)際取值小于理論計(jì)算值。實(shí)驗(yàn)結(jié)果與理論推算結(jié)果是一致的。
工商網(wǎng)監(jiān)
評(píng)論