一.高速串行傳輸兼容設(shè)計(jì)的三個(gè)基礎(chǔ)
作為與高速串行傳輸兼容的設(shè)計(jì),可以抑制反射,減少傳輸損耗并抑制噪聲,
電路板的設(shè)計(jì)遵循以下三個(gè)基本準(zhǔn)則:
1.差分布線的阻抗控制;
2.最小化差分布線長(zhǎng)度;
3.盡可能使差分對(duì)內(nèi)的布線長(zhǎng)度匹配。
關(guān)于反射的抑制,不僅可以通過(guò)優(yōu)化設(shè)計(jì)規(guī)格來(lái)控制上述布線,而且可以控制通孔(通孔)的阻抗,并且在數(shù)字消費(fèi)設(shè)備中變得越來(lái)越流行。必須考慮安裝區(qū)域的影響來(lái)優(yōu)化連接器,并充分了解電纜的實(shí)際特性。例如,如果連接器的安裝區(qū)域的圖案設(shè)計(jì)不正確,在許多情況下會(huì)存在額外的寄生電容,并且阻抗會(huì)下降和反射,這會(huì)惡化傳輸波形,因此必須對(duì)該區(qū)域進(jìn)行優(yōu)化。
此外,對(duì)于需要在高速串行傳輸中進(jìn)行仿真的區(qū)域,我們認(rèn)為它是5 Gbps或更高。這是因?yàn)?/span>5 Gbps PCI Express規(guī)范指出必須在模式設(shè)計(jì)階段使用仿真進(jìn)行確認(rèn),而且在許多情況下,還會(huì)聽(tīng)到實(shí)際問(wèn)題。
二.高速串行傳輸?shù)幕夭〒p耗標(biāo)準(zhǔn)
對(duì)于高速串行傳輸,可能會(huì)有一些標(biāo)準(zhǔn),其中包含回波損耗和反射量的規(guī)范。
通用接口的典型示例是硬盤(pán)SSD串行ATA和廣播,安全性和醫(yī)學(xué)成像領(lǐng)域的SDI。
在這些情況下,半導(dǎo)體與外部I / O連接器之間的圖案設(shè)計(jì)將決定通過(guò)/失敗。這是需要PCB設(shè)計(jì)技術(shù)的領(lǐng)域。
例如,用于串行ATA的表面安裝連接器趨于具有較大的寄生電容,這會(huì)降低阻抗并降低性能。
作為對(duì)策,通過(guò)部分地去除基板的表面層上的安裝焊盤(pán)下方的實(shí)心平面以減小寄生電容,可以使配線的特性阻抗相同并且改善特性。積累專門(mén)知識(shí)對(duì)于這種優(yōu)化很重要,但是為了滿足廣泛的需求,也可以使用可以從電路板設(shè)計(jì)信息中高精度提取特征的軟件。
三.總結(jié)
為了支持高速串行傳輸,除了控制差分布線的阻抗,最小化差分布線長(zhǎng)度并盡可能確保差分對(duì)內(nèi)的布線長(zhǎng)度的基本要素外,安裝位置的通孔和局部阻抗控制很重要。這在存在回波損耗標(biāo)準(zhǔn)的SDI接口中尤為明顯,并且使用仿真的電路板設(shè)計(jì)被認(rèn)為是必不可少的。
-
電路板設(shè)計(jì)
+關(guān)注
關(guān)注
1文章
127瀏覽量
16444 -
PCB設(shè)計(jì)
+關(guān)注
關(guān)注
394文章
4662瀏覽量
84990 -
PCB布線
+關(guān)注
關(guān)注
20文章
463瀏覽量
41976 -
華秋DFM
+關(guān)注
關(guān)注
20文章
3492瀏覽量
4307
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論