9月25日消息 據(jù)wccftech報道,臺灣半導(dǎo)體制造公司(TSMC)在2nm半導(dǎo)體制造節(jié)點(diǎn)的研發(fā)方面取得了重要突破:臺積電有望在2023年中期進(jìn)入2nm工藝的試生產(chǎn)階段,并于一年后開始批量生產(chǎn)。
目前,臺積電的最新制造工藝是其第一代5納米工藝,該工藝將用于為iPhone 12等設(shè)備構(gòu)建處理器。
臺積電的2nm工藝將采用差分晶體管設(shè)計(jì)。該設(shè)計(jì)被稱為多橋溝道場效應(yīng)(MBCFET)晶體管,它是對先前FinFET設(shè)計(jì)的補(bǔ)充。
臺積電第一次作出將 MBCFET 設(shè)計(jì)用于其晶體管而不是交由晶圓代工廠的決定。三星于去年 4 月宣布了其 3nm 制造工藝的設(shè)計(jì),該公司的 MBCFET 設(shè)計(jì)是對 2017 年與 IBM 共同開發(fā)和推出的 GAAFET 晶體管的改進(jìn)。三星的 MBCFET 與 GAAFET 相比,前者使用納米線。這增加了可用于傳導(dǎo)的表面積,更重要的是,它允許設(shè)計(jì)人員在不增加橫向表面積的情況下向晶體管添加更多的柵極。
IT之家了解到,臺積電預(yù)計(jì)其 2 納米工藝芯片的良率在 2023 年將達(dá)到驚人的 90%。若事實(shí)如此,那么該晶圓廠將能夠很好地完善其制造工藝,并輕松地于 2024 年實(shí)現(xiàn)量產(chǎn)。三星在發(fā)布 MBCFET 時表示,預(yù)計(jì) 3nm 晶體管的功耗將分別比 7nm 設(shè)計(jì)降低 30% 和 45% 并將性能提高 30%。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
相關(guān)推薦
臺灣半導(dǎo)體制造巨頭臺積電(TSMC)在半導(dǎo)體技術(shù)領(lǐng)域的領(lǐng)先地位再次得到強(qiáng)化,據(jù)投資銀行瑞銀集團(tuán)(UBS)最新發(fā)布的報告顯示,臺積
發(fā)表于 07-04 09:32
?426次閱讀
另一方面,臺積電的年度技術(shù)論壇正在美國和歐洲如火如荼地進(jìn)行,備受世人矚目的是該公司計(jì)劃在2026年量產(chǎn)A16技術(shù),該技術(shù)將結(jié)合
發(fā)表于 05-20 09:39
?347次閱讀
N3E工藝的批量生產(chǎn)預(yù)期如期進(jìn)行,其缺陷密度與2020年量產(chǎn)的N5工藝相當(dāng)。臺積
發(fā)表于 05-17 09:17
?775次閱讀
關(guān)于為何推遲1.4納米工廠建設(shè),臺積電供應(yīng)鏈分析認(rèn)為,由于2納米和A16(1.6
發(fā)表于 04-30 09:55
?326次閱讀
臺積電已經(jīng)明確了2nm工藝的量產(chǎn)時間表。預(yù)計(jì)試生產(chǎn)將于
發(fā)表于 04-11 15:25
?551次閱讀
據(jù)悉,臺積電已明確其2nm工藝的量產(chǎn)時間表,計(jì)劃在2024
發(fā)表于 04-11 14:36
?364次閱讀
)架構(gòu)量產(chǎn)暖身,預(yù)計(jì)寶山P1、P2及高雄三座先進(jìn)制程晶圓廠均于2025年量產(chǎn),并吸引蘋果、英偉達(dá)、AMD及高通等客戶爭搶產(chǎn)能。臺
發(fā)表于 03-25 11:03
?852次閱讀
臺積電熊本廠開幕 計(jì)劃年底量產(chǎn) 臺積電熊本第一廠今天
發(fā)表于 02-24 19:25
?1123次閱讀
臺積電推出更先進(jìn)封裝平臺,晶體管可增加到1萬億個。
發(fā)表于 02-23 10:05
?1110次閱讀
1納米尺寸的芯片制造面臨著物理極限的挑戰(zhàn),可能導(dǎo)致晶體管的性能下降甚至失效。作為半導(dǎo)體行業(yè)的重要參與者之一,臺積電已經(jīng)宣布開始研發(fā)1
發(fā)表于 01-22 14:18
?721次閱讀
據(jù)悉,2024年臺積電的第二代3nm工藝(稱為N3E)有望得到更廣泛運(yùn)用。此前只有蘋果有能力訂購
發(fā)表于 01-03 14:15
?724次閱讀
為達(dá)成此目標(biāo),公司正加緊推進(jìn)N2和N2P級別的2nm制造節(jié)點(diǎn)研究,并同步發(fā)展A14和A10級別的1.4nm加工工藝,預(yù)計(jì)到2030年可以實(shí)現(xiàn)
發(fā)表于 12-28 15:20
?573次閱讀
12 月 14 日消息,臺積電在近日舉辦的 IEEE 國際電子器件會議(IEDM)的小組研討會上透露,其 1.4nm 級工藝制程研發(fā)已經(jīng)全面展開。同時,
發(fā)表于 12-18 15:13
?462次閱讀
1. 臺積電首次提及 1.4nm 工藝技術(shù),2nm 工藝按計(jì)劃 2025
發(fā)表于 12-14 11:16
?967次閱讀
在上次降價3年后,ic制造企業(yè)表示,此次臺積電將在2024年之前將部分成熟工程的價格下調(diào)約
發(fā)表于 11-27 11:39
?687次閱讀
評論