0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì)中通孔的阻抗控制及其對(duì)信號(hào)完整性的影響

PCB打樣 ? 2020-09-27 22:16 ? 次閱讀

通孔在連接多層PCB不同層上的走線方面起著導(dǎo)體的作用(印刷電路板)。在低頻情況下,過(guò)孔不會(huì)影響信號(hào)傳輸。但是,隨著頻率的升高(高于1 GHz)和信號(hào)的上升沿變得陡峭(最多1ns),過(guò)孔不能簡(jiǎn)單地視為電連接的函數(shù),而是必須仔細(xì)考慮過(guò)孔對(duì)信號(hào)完整性的影響。通孔表現(xiàn)為傳輸線上阻抗不連續(xù)的斷點(diǎn),導(dǎo)致信號(hào)反射。然而,通孔帶來(lái)的問(wèn)題更多地集中在寄生電容和寄生電感上。過(guò)孔寄生電容對(duì)電路的影響主要是延長(zhǎng)信號(hào)的上升時(shí)間并降低電路的運(yùn)行速度。但是,寄生電感會(huì)削弱旁路電路的作用并降低整個(gè)電源系統(tǒng)的濾波功能。

通孔對(duì)阻抗連續(xù)性的影響

根據(jù)通孔存在和通孔不存在時(shí)的TDR(時(shí)域反射儀)曲線,在通孔不存在的情況下確實(shí)發(fā)生明顯的信號(hào)延遲。在不存在通孔的情況下,向第二測(cè)試孔傳輸信號(hào)的時(shí)間跨度為458ps,而在存在通孔的情況下,向第二測(cè)試孔傳輸信號(hào)的時(shí)間跨度為480ps。因此,通過(guò)引線將信號(hào)延遲22ps。

信號(hào)延遲主要由通孔的寄生電容引起,可通過(guò)以下公式得出:

1.png

在該式中,d2是指焊盤(pán)直徑(mm)在地面上,d1是指焊盤(pán)通孔的直徑(mm),TPCB板厚度(mm),εr參考層介電常數(shù)C到寄生電容( pF)。

在本討論中,通孔的長(zhǎng)度為0.96mm,通孔直徑為0.3mm,焊盤(pán)的直徑為0.5mm,介電常數(shù)為4.2,涉及上述公式,計(jì)算出的寄生電容約為0.562pF。對(duì)于電阻為50Ω的信號(hào)傳輸線,此過(guò)孔將導(dǎo)致信號(hào)的上升時(shí)間發(fā)生變化,其變化量由以下公式計(jì)算:

2.png

根據(jù)上面介紹的公式,由通孔電容引起的上升時(shí)間變化為30.9ps,比測(cè)試結(jié)果(22ps)長(zhǎng)9ps,這表明理論結(jié)果和實(shí)際結(jié)果之間確實(shí)存在變化。

總之,通孔寄生電容引起的信號(hào)延遲不是很明顯。然而,就高速電路設(shè)計(jì)而言,應(yīng)特別注意在跟蹤中應(yīng)用過(guò)孔的多層轉(zhuǎn)換。

與寄生電容相比,過(guò)孔具有的寄生電感會(huì)導(dǎo)致更多的電路損壞。通孔的寄生電感可以通過(guò)以下公式得出:

3.png

在該公式中,L表示通孔的寄生電感(nH),h表示通孔的長(zhǎng)度(mm),d表示通孔的直徑(mm)。通孔寄生電感引起的等效阻抗可以通過(guò)以下公式計(jì)算得出:

4.png

測(cè)試信號(hào)的上升時(shí)間為500ps,等效阻抗為4.28Ω。但是通孔導(dǎo)致的阻抗變化達(dá)到12Ω以上,這表明測(cè)量值與理論計(jì)算值存在極大的差異。

通孔直徑對(duì)阻抗連續(xù)性的影響

根據(jù)一系列實(shí)驗(yàn),可以得出結(jié)論,通孔直徑越大,通孔的不連續(xù)性就越大。在高頻,高速PCB設(shè)計(jì)過(guò)程中,通常將阻抗變化控制在±10%的范圍內(nèi),否則可能會(huì)產(chǎn)生信號(hào)失真。

焊盤(pán)尺寸對(duì)阻抗連續(xù)性的影響

寄生電容對(duì)高頻信號(hào)頻帶內(nèi)的諧振點(diǎn)具有極大的影響,帶寬會(huì)隨著寄生電容而發(fā)生偏移。影響寄生電容的主要因素是焊盤(pán)尺寸,其對(duì)信號(hào)完整性的影響相同。因此,焊盤(pán)直徑越大,阻抗不連續(xù)性就會(huì)越強(qiáng)。

當(dāng)焊盤(pán)直徑在0.5mm至1.3mm范圍內(nèi)變化時(shí),由通孔引起的阻抗不連續(xù)性將不斷減小。當(dāng)焊盤(pán)尺寸從0.5mm增加到0.7mm時(shí),阻抗將具有相對(duì)較大的變化幅度。隨著焊盤(pán)尺寸的不斷增加,通孔阻抗的變化將變得平滑。因此,焊盤(pán)直徑越大,通孔引起的阻抗不連續(xù)性越小。

通過(guò)信號(hào)的返回路徑

返回信號(hào)流的基本原理是,高速返回信號(hào)電流沿最低電感路徑流動(dòng)。由于PCB板包含一個(gè)以上的接地層,因此返回信號(hào)電流直接沿著信號(hào)線下方最靠近信號(hào)線的接地層的一條路徑流動(dòng)。當(dāng)所有信號(hào)電流從一個(gè)點(diǎn)流到另一點(diǎn)時(shí)都沿著同一平面流動(dòng)時(shí),如果信號(hào)通過(guò)通孔從一個(gè)點(diǎn)流到另一個(gè)點(diǎn),那么當(dāng)接地時(shí),返回信號(hào)電流將不會(huì)跳躍。

在高速PCB設(shè)計(jì)中,可以通過(guò)信號(hào)電流提供返回路徑,以消除阻抗失配。圍繞過(guò)孔,接地過(guò)孔可以設(shè)計(jì)成為信號(hào)電流提供返回路徑,并在信號(hào)過(guò)孔和接地過(guò)孔之間產(chǎn)生電感環(huán)路。即使由于過(guò)孔的影響而導(dǎo)致阻抗不連續(xù),電流也將能夠流向電感環(huán)路,從而改善信號(hào)質(zhì)量。

通孔的信號(hào)完整性

S參數(shù)可用于評(píng)估通孔對(duì)信號(hào)完整性的影響,表示通道中所有成分的特性,包括損耗,衰減和反射等。根據(jù)本文利用的一系列實(shí)驗(yàn),表明接地通孔能夠減小傳輸損耗,并且在通孔周?chē)纬筛嗟慕拥赝祝瑐鬏敁p耗將更低。通過(guò)在過(guò)孔周?chē)砑咏拥乜卓梢栽谝欢ǔ潭壬蠝p少過(guò)孔引起的損耗。

根據(jù)上述內(nèi)容可以得兩個(gè)結(jié)論
1、通孔引起的阻抗不連續(xù)性受通孔直徑和焊盤(pán)尺寸的影響。通孔直徑和焊盤(pán)直徑越大,引起的阻抗不連續(xù)性將越嚴(yán)重。通孔引起的阻抗不連續(xù)性通常會(huì)隨著焊盤(pán)尺寸的增加而減小。
2、添加接地通孔可以明顯改善通孔阻抗不連續(xù)性,可以將其控制在±10%的范圍內(nèi)。此外,添加接地通孔還可以明顯提高信號(hào)完整性。

PCB設(shè)計(jì)中每個(gè)小細(xì)節(jié)對(duì)于PCB的可制造性都能造成不小的影響。華秋DFM軟件可分析PCB可制造性設(shè)計(jì)、診斷潛在隱患、規(guī)范設(shè)計(jì)標(biāo)準(zhǔn),從細(xì)節(jié)入手,從源頭解決設(shè)計(jì)隱患。規(guī)范設(shè)計(jì)標(biāo)準(zhǔn),提升可制造性設(shè)計(jì)。更有“DFM設(shè)計(jì)規(guī)范、不規(guī)范設(shè)計(jì)問(wèn)題案例集”與一鍵打樣估價(jià),為你的每一塊PCB降本增效。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    394

    文章

    4662

    瀏覽量

    84982
  • PCB打樣
    +關(guān)注

    關(guān)注

    17

    文章

    2968

    瀏覽量

    21611
  • 電路板打樣
    +關(guān)注

    關(guān)注

    3

    文章

    375

    瀏覽量

    4660
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3492

    瀏覽量

    4305
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高速電路信號(hào)完整性和電源完整性研究

    高速電路信號(hào)完整性和電源完整性研究
    發(fā)表于 09-25 14:44 ?0次下載

    高速高密度PCB信號(hào)完整性與電源完整性研究

    高速高密度PCB信號(hào)完整性與電源完整性研究
    發(fā)表于 09-25 14:43 ?3次下載

    高速PCB信號(hào)完整性分析及應(yīng)用

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號(hào)完整性分析及應(yīng)用.pdf》資料免費(fèi)下載
    發(fā)表于 09-21 14:14 ?1次下載

    高速PCB信號(hào)完整性分析及硬件系統(tǒng)設(shè)計(jì)的應(yīng)用

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號(hào)完整性分析及硬件系統(tǒng)設(shè)計(jì)的應(yīng)用.pdf》資料免費(fèi)下載
    發(fā)表于 09-21 14:11 ?2次下載

    高速PCB信號(hào)完整性設(shè)計(jì)與分析

    高速PCB信號(hào)完整性設(shè)計(jì)與分析
    發(fā)表于 09-21 11:51 ?0次下載

    高速電路PCB及其電源完整性設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《高速電路PCB及其電源完整性設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 09-21 11:49 ?0次下載

    高速PCB信號(hào)完整性、電源完整性和電磁兼容研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號(hào)完整性、電源完整性和電磁兼容研究.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 17:37 ?0次下載

    什么是信號(hào)完整性

    在現(xiàn)代電子通信和數(shù)據(jù)處理系統(tǒng),信號(hào)完整性(Signal Integrity, SI)是一個(gè)至關(guān)重要的概念。它涉及信號(hào)在傳輸過(guò)程的質(zhì)量保持
    的頭像 發(fā)表于 05-28 14:30 ?920次閱讀

    高速PCB設(shè)計(jì),信號(hào)完整性問(wèn)題你一定要清楚!

    隨著集成電路輸出開(kāi)關(guān)速度提高以及PCB板密度增加,信號(hào)完整性(英語(yǔ):Signalintegrity,Sl)已經(jīng)成為高速數(shù)字 PCB設(shè)計(jì) 必須關(guān)心的問(wèn)題之一。元器件和
    的頭像 發(fā)表于 04-07 16:58 ?444次閱讀

    構(gòu)建系統(tǒng)思維:信號(hào)完整性,看這一篇就夠了!

    努力,若不符合總線協(xié)議的要求,便失去了意義。因此,深入理解總線協(xié)議是每位信號(hào)完整性工程師的必備素質(zhì),它指引著工程師確保信號(hào)在傳輸過(guò)程完整性
    發(fā)表于 03-05 17:16

    要畫(huà)好PCB,先學(xué)好信號(hào)完整性!

    要畫(huà)好PCB,先學(xué)好信號(hào)完整性! 在電子設(shè)計(jì)領(lǐng)域,高性能設(shè)計(jì)有其獨(dú)特挑戰(zhàn)。 1 高速設(shè)計(jì)的誕生 近些年,日益增多的高頻信號(hào)設(shè)計(jì)與穩(wěn)步增加的電子系統(tǒng)性能緊密相連。 隨著系統(tǒng)性能的提高,
    發(fā)表于 02-19 08:57

    pcb阻抗控制是指什么?pcb怎么做阻抗?

    pcb阻抗控制是指什么?pcb怎么做阻抗? PCB阻抗
    的頭像 發(fā)表于 01-17 16:38 ?3180次閱讀

    分析高速數(shù)字PCB設(shè)計(jì)信號(hào)完整性解決方法

    PCB信號(hào)速度高、端接元件的布局不正確或高速信號(hào)的錯(cuò)誤布線都會(huì)引起信號(hào)完整性問(wèn)題,從而可能使系統(tǒng)輸出不正確的數(shù)據(jù)、電路工作不正常甚至完全不
    發(fā)表于 01-11 15:28 ?445次閱讀
    分析高速數(shù)字<b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>解決方法

    PCB設(shè)計(jì)信號(hào)完整性問(wèn)題

    信號(hào)傳輸并非嚴(yán)格針對(duì)網(wǎng)絡(luò)設(shè)計(jì)師,您的PCB設(shè)計(jì)可能會(huì)遇到相同類(lèi)型的問(wèn)題。由于您無(wú)需費(fèi)力地?cái)[弄耳朵,因此防止電源完整性信號(hào)完整性問(wèn)題對(duì)于您的
    的頭像 發(fā)表于 11-08 17:25 ?675次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>的<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>問(wèn)題

    什么是阻抗匹配?高速PCB設(shè)計(jì)為什么要控制阻抗匹配?

    什么是阻抗匹配?高速PCB設(shè)計(jì)為什么要控制阻抗匹配? 阻抗匹配是指在電路傳輸信號(hào)時(shí),
    的頭像 發(fā)表于 10-30 10:03 ?2116次閱讀