搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>

      3天內(nèi)不再提示

      Vivado提供了一種以IP為核心的設計理念

      FPGA技術(shù)驛站 ? 來源：Lauren的FPGA ? 作者：Lauren的FPGA ? 2020-11-20 10:53 ? 次閱讀

      Vivado提供了一種以IP為核心的設計理念，以增強設計復用率并縮短開發(fā)周期，同時，面向嵌入式設計，例如基于SoC系列芯片或者使用MicroBlaze的設計，相比于ISE，Vivado提供了更為友好的支持，這里就不得不提到IP集成器（IPI，IP Integrator）。 顧名思義，IP集成器要求設計輸入必須是IP，但目前也支持將RTL模塊直接添加到IPI中。在嵌入式設計中一定會使用到IPI，最終生成的文件為.bd文件（Block Design），如下圖所示。

      打開一個Block Design，就像打開一個空白畫布一樣，根據(jù)需要添加相應的IP：在“畫布”的空白處點擊鼠標右鍵，選擇AddIP或者直接點擊快捷欄中的“+”（如下圖所示）。在彈出的對話框中輸入IP名稱，選中IP名稱雙擊或直接拖拽到“畫布”中。

      責任編輯：lq

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • 模塊
        +關(guān)注

        關(guān)注

        7

        文章

        2630

        瀏覽量

        47221
      • 嵌入式
        +關(guān)注

        關(guān)注

        5054

        文章

        18917

        瀏覽量

        300960
      • 集成器
        +關(guān)注

        關(guān)注

        1

        文章

        7

        瀏覽量

        2131

      原文標題：在嵌入式設計中使用ILA

      文章出處：【微信號：Lauren_FPGA，微信公眾號：FPGA技術(shù)驛站】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

      收藏 人收藏

        評論

        相關(guān)推薦

        modelsim獨立仿真vivado平臺工程

        如果只是純的.v文件仿真那很容易操作，主要是涉及到IP核，那么就必須要對vivado的IP核的庫文件進行編譯和添加了，難點也在于此.
        的頭像 發(fā)表于 10-24 15:31 ?68次閱讀
        modelsim獨立仿真<b class='flag-5'>vivado</b>平臺工程

        動態(tài)住宅IP已經(jīng)成為一種常見的網(wǎng)絡連接方式

        IP
        jf_62215197
        發(fā)布于 :2024年09月23日 07:44:09

        深度揭秘！觀測云產(chǎn)品核心理念

        一個產(chǎn)品的強大生命力和競爭力，源自于其內(nèi)在的哲學和理念。作為團隊的領航者，我?guī)ьI著每一位成員，堅守著這些核心理念。它們是我們設計和實現(xiàn)產(chǎn)品的基石，是我們在技術(shù)發(fā)展道路上的指南針。
        的頭像 發(fā)表于 07-23 10:15 ?176次閱讀

        rup是一種什么模型

        部分）開發(fā)的，它基于統(tǒng)一建模語言（UML）和面向?qū)ο蟮能浖_發(fā)方法。RUP提供了一種結(jié)構(gòu)化的方法來開發(fā)軟件，它包括一系列的階段、迭代和里程碑
        的頭像 發(fā)表于 07-09 10:13 ?999次閱讀

        如何利用Tcl腳本在Manage IP方式下實現(xiàn)對IP的高效管理

        在Vivado下，有兩種方式管理IP。一種是創(chuàng)建FPGA工程之后，在當前工程中選中IP Catalog，生成所需
        的頭像 發(fā)表于 04-22 12:22 ?650次閱讀
        如何利用Tcl腳本在Manage <b class='flag-5'>IP</b>方式下實現(xiàn)對<b class='flag-5'>IP</b>的高效管理

        香港裸機云多IP服務器都有哪些配置?

        香港裸機云多IP服務器是一種高效、靈活的云計算服務，為用戶提供了多IP地址的配置選項，
        的頭像 發(fā)表于 04-18 09:58 ?293次閱讀

        Vivado 使用Simulink設計FIR濾波器

        vivado工程 System Generator提供了幾種導入方法： 1、直接生成hdl網(wǎng)表文件。 生成的.v或.vhd文件直接例化dsp的IP核，用戶可直接將代碼文件
        發(fā)表于 04-17 17:29

        數(shù)智化轉(zhuǎn)型的新篇章：企業(yè)如何在「數(shù)據(jù)飛輪」理念中尋求增長？

        在當今的數(shù)字化浪潮中，企業(yè)對數(shù)據(jù)的渴求與日俱增。數(shù)據(jù)不再僅是輔助決策的工具，而是成為推動業(yè)務增長的核心動力。自從「數(shù)據(jù)中臺」概念降溫后，企業(yè)紛紛探尋新的數(shù)智化路徑。在這個過程中，「數(shù)據(jù)飛輪」作為一種新興的理念，
        的頭像 發(fā)表于 03-06 16:01 ?583次閱讀

        無線數(shù)字會議系統(tǒng)的設計理念與功能

        無線數(shù)字會議系統(tǒng)是一種便捷、高效、現(xiàn)代化的會議解決方案。它基于先進的技術(shù)和人性化的設計理念，為使用者提供了
        的頭像 發(fā)表于 01-24 15:07 ?1000次閱讀

        如何禁止vivado自動生成 bufg

        在Vivado中禁止自動生成BUFG（Buffered Clock Gate）可以通過以下步驟實現(xiàn)。 首先，讓我們簡要了解一下什么是BUFG。BUFG是一個時鐘緩沖器，用于緩沖輸入時鐘信號，使其更穩(wěn)
        的頭像 發(fā)表于 01-05 14:31 ?1733次閱讀

        FPGA實現(xiàn)基于Vivado的BRAM IP核的使用

        文章是基于Vivado的 2017.1的版本，其他版本都大同小異。 首先在Vivado界面的右側(cè)選擇IP Catalog 選項。
        的頭像 發(fā)表于 12-05 15:05 ?1388次閱讀

        為多個Vivado工程復用遠程IP高速緩存

        在設計周期中，您可保留多個版本的工程，這些工程使用相同的 IP 和相同的配置。重新運行整個工程會導致每次都要重新生成 IP，很費時間。
        的頭像 發(fā)表于 12-01 09:14 ?624次閱讀
        <b class='flag-5'>為</b>多個<b class='flag-5'>Vivado</b>工程復用遠程<b class='flag-5'>IP</b>高速緩存

        一種以MSP430F2132為控制核心的智能防盜系統(tǒng)

        電子發(fā)燒友網(wǎng)站提供《一種以MSP430F2132為控制核心的智能防盜系統(tǒng).doc》資料免費下載
        發(fā)表于 11-13 15:32 ?0次下載
        <b class='flag-5'>一種</b><b class='flag-5'>以</b>MSP430F2132<b class='flag-5'>為</b>控制<b class='flag-5'>核心</b>的智能防盜系統(tǒng)

        以單片機為核心的智能化高精度直流電源設計

        電子發(fā)燒友網(wǎng)站提供《以單片機為核心的智能化高精度直流電源設計.pdf》資料免費下載
        發(fā)表于 11-13 10:47 ?0次下載
        <b class='flag-5'>以</b>單片機<b class='flag-5'>為</b><b class='flag-5'>核心</b>的智能化高精度直流電源設計