考慮數(shù)據(jù)采集應(yīng)用中的采樣時(shí)鐘抖動(dòng)

許多數(shù)據(jù)采集 (DAQ) 應(yīng)用需要隔離式 DAQ 信號(hào)鏈路徑，以實(shí)現(xiàn)穩(wěn)健性、安全性、高共模電壓，或消除可能在測(cè)量中引入誤差的接地回路。ADI 的精密、高速技術(shù)使系統(tǒng)設(shè)計(jì)人員能夠以相同的設(shè)計(jì)實(shí)現(xiàn)高 AC 和 DC 精度，而無(wú)需犧牲 DC 精度以獲得更高的采樣率。然而，為了實(shí)現(xiàn)高 AC 性能，例如信噪比 (SNR)，系統(tǒng)設(shè)計(jì)人員需要考慮采樣時(shí)鐘信號(hào)或控制采樣和轉(zhuǎn)換的轉(zhuǎn)換啟動(dòng)信號(hào)上的抖動(dòng)引入的誤差。在 ADC 中保持 (S&H) 開關(guān)。隨著感興趣的信號(hào)和采樣率的增加，控制 S&H 開關(guān)的信號(hào)上的抖動(dòng)成為更主要的誤差。

當(dāng) DAQ 信號(hào)鏈被隔離時(shí)，用于控制 S&H 開關(guān)的信號(hào)通常來(lái)自用于多通道同步采樣的背板。系統(tǒng)設(shè)計(jì)人員必須選擇具有低抖動(dòng)的數(shù)字隔離器，以使進(jìn)入 ADC 的 S&H 開關(guān)的最終控制信號(hào)具有低抖動(dòng)。由于高數(shù)據(jù)速率要求，LVDS 是精密高速 ADC 的首選接口格式。它還對(duì) DAQ 電源和接地層產(chǎn)生最小的干擾。本文將解釋如何解讀 ADI 公司 LVDS 數(shù)字隔離器的抖動(dòng)規(guī)范，以及在連接精密高速產(chǎn)品（如ADAQ23875 ）時(shí)哪些規(guī)范很重要DAQ μModule? 解決方案。本文中概述的指南適用于使用具有 LVDS 接口的其他精密、高速 ADC。當(dāng)與ADN4654千兆位 LVDS 隔離器結(jié)合使用時(shí)，還將在 ADAQ23875 的上下文中解釋計(jì)算對(duì) SNR 的預(yù)期影響的方法。

抖動(dòng)如何影響采樣過(guò)程

通常，時(shí)鐘源在時(shí)域中有抖動(dòng)。在設(shè)計(jì) DAQ 系統(tǒng)時(shí)，了解時(shí)鐘源的抖動(dòng)量很重要。

圖 1 顯示了非理想振蕩器的典型輸出頻譜，其中 1 Hz 帶寬內(nèi)的噪聲功率是頻率的函數(shù)。相位噪聲定義為指定頻率偏移 f m處 1 Hz 帶寬內(nèi)的噪聲與基頻 f o處的振蕩器信號(hào)幅度之比。

點(diǎn)擊查看完整大小的圖片

圖 1. 相位噪聲引起的振蕩器功率譜。

采樣過(guò)程是采樣時(shí)鐘與模擬輸入信號(hào)的乘積。這種時(shí)域中的乘法相當(dāng)于頻域中的卷積。因此，在 ADC 轉(zhuǎn)換過(guò)程中，ADC 采樣時(shí)鐘的頻譜與純正弦波輸入信號(hào)進(jìn)行了卷積，因此在 ADC 輸出數(shù)據(jù)的 FFT 頻譜中會(huì)出現(xiàn)采樣時(shí)鐘上的抖動(dòng)或相位噪聲，如圖圖 2。

點(diǎn)擊查看完整大小的圖片

圖 2. 使用相位噪聲采樣時(shí)鐘對(duì)理想正弦波進(jìn)行采樣的效果。

隔離精密高速數(shù)據(jù)采集應(yīng)用

多相功率分析儀是隔離式精密高速 DAQ 應(yīng)用的一個(gè)示例。圖 3 說(shuō)明了具有通道間隔離的典型系統(tǒng)架構(gòu)，以及用于與系統(tǒng)計(jì)算或控制器模塊通信的通用背板。在本例中，我們選擇了 ADAQ23875 精密、高速 DAQ 解決方案，因?yàn)樗慕鉀Q方案占位面積小——可以輕松地將多個(gè)隔離式 DAQ 通道安裝在一個(gè)小外形尺寸中，從而減輕用于現(xiàn)場(chǎng)測(cè)試用例的移動(dòng)儀器的重量。DAQ 通道通過(guò) LVDS 千兆位隔離器 (ADN4654) 與主機(jī)箱背板隔離。

隔離每個(gè) DAQ 通道使每個(gè)通道能夠直接連接到具有顯著不同共模電壓的傳感器，而不會(huì)損壞輸入電路。每個(gè)隔離 DAQ 通道的接地跟蹤具有一定電壓偏移的共模電壓。使 DAQ 信號(hào)鏈能夠跟蹤與傳感器相關(guān)的共模電壓，無(wú)需輸入信號(hào)調(diào)理電路來(lái)適應(yīng)大輸入共模電壓并為下游電路消除高共模電壓。隔離還為用戶提供了安全性，并消除了可能影響測(cè)量精度的接地回路。

同步所有 DAQ 通道的采樣事件在功率分析儀應(yīng)用中至關(guān)重要，因?yàn)榕c采樣電壓相關(guān)的時(shí)域信息不匹配會(huì)影響后續(xù)計(jì)算和分析。為了跨通道同步采樣事件，ADC 采樣時(shí)鐘通過(guò) LVDS 隔離器來(lái)自背板。

在圖 3 所示的隔離式 DAQ 架構(gòu)中，以下抖動(dòng)誤差源會(huì)影響控制 ADC 中 S&H 開關(guān)的采樣時(shí)鐘的總抖動(dòng)。

1. 參考時(shí)鐘抖動(dòng)

采樣時(shí)鐘抖動(dòng)的第一個(gè)來(lái)源是參考時(shí)鐘。該參考時(shí)鐘通過(guò)背板連接到每個(gè)隔離的精密高速 DAQ 模塊和插入背板的其他測(cè)量模塊。它作為 FPGA 的時(shí)序參考；因此，F(xiàn)PGA 內(nèi)部的所有事件、數(shù)字模塊、PLL 等的時(shí)序精度都取決于參考時(shí)鐘的精度。在一些沒(méi)有背板的應(yīng)用中，板載時(shí)鐘振蕩器用作參考時(shí)鐘。

2. FPGA 抖動(dòng)

采樣時(shí)鐘抖動(dòng)的第二個(gè)來(lái)源是 FPGA 添加的抖動(dòng)。重要的是要記住 FPGA 內(nèi)部有一條觸發(fā)到執(zhí)行的路徑，并且 FPGA 內(nèi)部的 PLL 和其他數(shù)字模塊的抖動(dòng)規(guī)范有助于系統(tǒng)的整體抖動(dòng)性能。

3. LVDS 隔離器抖動(dòng)

采樣時(shí)鐘抖動(dòng)的第三個(gè)來(lái)源是 LVDS 隔離器。LVDS 隔離器具有附加的相位抖動(dòng)，有助于提高系統(tǒng)的整體抖動(dòng)性能。

4. ADC的孔徑抖動(dòng)

采樣時(shí)鐘抖動(dòng)的第四個(gè)來(lái)源是 ADC 的孔徑抖動(dòng)。這是 ADC 固有的，并在數(shù)據(jù)表中定義。

點(diǎn)擊查看完整大小的圖片

圖 3. 通道間、隔離式 DAQ 架構(gòu)。

在相位噪聲方面給出了參考時(shí)鐘和 FPGA 抖動(dòng)規(guī)范。要計(jì)算對(duì)采樣時(shí)鐘的抖動(dòng)貢獻(xiàn)，需要將頻域中的相位噪聲規(guī)范轉(zhuǎn)換為時(shí)域中的抖動(dòng)規(guī)范。

從相位噪聲計(jì)算抖動(dòng)

相位噪聲曲線有點(diǎn)類似于放大器的輸入電壓噪聲譜密度。與放大器電壓噪聲一樣，振蕩器非常需要低 1/f 轉(zhuǎn)角頻率。振蕩器通常根據(jù)相位噪聲來(lái)指定，但要將相位噪聲與 ADC 性能聯(lián)系起來(lái)，必須將相位噪聲轉(zhuǎn)換為抖動(dòng)。為了使圖 4 中的圖表與現(xiàn)代 ADC 應(yīng)用相關(guān)，出于討論目的選擇振蕩器頻率（采樣頻率）為 100 MHz，典型圖表如圖 4 所示。請(qǐng)注意，相位噪聲曲線近似于幾個(gè)單獨(dú)的線段，每個(gè)線段的端點(diǎn)由數(shù)據(jù)點(diǎn)定義。

點(diǎn)擊查看完整大小的圖片

圖 4. 從相位噪聲計(jì)算抖動(dòng)。

計(jì)算等效均方根抖動(dòng)的第一步是在感興趣的頻率范圍內(nèi)獲得積分相位噪聲功率，即曲線的面積 A。曲線分為幾個(gè)單獨(dú)的區(qū)域（A1、A2、A3、和 A4)，每個(gè)由兩個(gè)數(shù)據(jù)點(diǎn)定義。假設(shè)振蕩器和 ADC 輸入之間沒(méi)有濾波，積分的上限頻率范圍應(yīng)該是采樣頻率的兩倍。這近似于 ADC 采樣時(shí)鐘輸入的帶寬。為積分選擇較低的頻率也需要一些判斷。理論上，它應(yīng)該盡可能低才能獲得真正的 rms 抖動(dòng)。然而，在實(shí)踐中，通常不會(huì)針對(duì)低于 10 Hz 左右的偏移頻率給出振蕩器規(guī)格——但是，這肯定會(huì)在計(jì)算中給出足夠準(zhǔn)確的結(jié)果。如果該規(guī)范可用，則在大多數(shù)情況下，100 Hz 的較低積分頻率是合理的。否則，使用 1 kHz 或 10 kHz 數(shù)據(jù)點(diǎn)。還應(yīng)考慮到近端相位噪聲會(huì)影響系統(tǒng)的頻譜分辨率，而寬帶噪聲會(huì)影響整個(gè)系統(tǒng)的 SNR?？赡茏蠲髦堑姆椒ㄊ欠謩e整合每個(gè)區(qū)域并檢查每個(gè)區(qū)域的抖動(dòng)貢獻(xiàn)幅度。如果使用晶體振蕩器，與寬帶貢獻(xiàn)相比，低頻貢獻(xiàn)可以忽略不計(jì)。其他類型的振蕩器可能在低頻區(qū)域具有顯著的抖動(dòng)貢獻(xiàn)，因此必須確定它們對(duì)整個(gè)系統(tǒng)頻率分辨率的重要性。每個(gè)單獨(dú)區(qū)域的集成產(chǎn)生單獨(dú)的功率比。然后將各個(gè)功率比相加并轉(zhuǎn)換回 dBc。一旦已知積分相位噪聲功率，則以弧度為單位的 rms 相位抖動(dòng)由下式給出：

除以 2πf 0后，將以弧度為單位的抖動(dòng)轉(zhuǎn)換為以秒為單位的抖動(dòng)：

有關(guān)詳細(xì)信息，請(qǐng)參閱“ MT-008 教程：將振蕩器相位噪聲轉(zhuǎn)換為時(shí)間抖動(dòng)”。

在這個(gè)由兩部分組成的系列的第二篇文章中，我們通過(guò)探索如何量化參考時(shí)鐘、FPGA、數(shù)字隔離和 ADC 孔徑中的抖動(dòng)，以及如何計(jì)算整體抖動(dòng)性能來(lái)完成對(duì)抖動(dòng)引入的誤差的討論。

[本文所有圖的圖片來(lái)源均為 Analog Devices。]

審核編輯：湯梓紅