一般在空白區(qū)域的敷銅絕大部分情況是接地。只是在高速信號線旁敷銅時要注意敷銅與信號線的距離,因為所敷的銅會降低一點走線的特性阻抗。也要注意不要影響到它層的特性阻抗,例如在dual strip line的結(jié)構(gòu)時。
這里又涉及到阻抗匹配的問題:可以把電源平面上面的信號線使用微帶線模型計算特性阻抗,電源和地平面之間的信號可以使用帶狀線模型計算,在計算特性阻抗時電源平面跟地平面都必須視為參考平面。例如四層板: 頂層-電源層-地層-底層,這時頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。
一般軟件自動產(chǎn)生測試點是否滿足測試需求必須看對加測試點的規(guī)范是否符合測試機具的要求。另外,如果走線太密且加測試點的規(guī)范比較嚴,則有可能沒辦法自動對每段線都加上測試點,當然,需要手動補齊所要測試的地方。
審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
相關推薦
一站式PCBA智造廠家今天為大家講講高速PCB設計當中鋪銅處理方法有哪些?高速PCB設計鋪銅的正
發(fā)表于 07-30 09:21
?310次閱讀
,是一個不間斷的金屬區(qū)域,只覆蓋PCB層的一部分。通常,一個PCB層中存在多個小平面。平面和小平
發(fā)表于 07-19 16:56
在pcb設計中,我們經(jīng)常疑惑pcb的表面應不應該鋪銅?這個其實是視情況而定的,首先我們需要了解表面敷
發(fā)表于 04-15 08:38
?1768次閱讀
信號傳輸?shù)闹С?,因?b class='flag-5'>在鋪銅的過程當中,我們需要做到以下幾點。 高速PCB設計當中鋪銅處理方法 1
發(fā)表于 01-16 09:12
?983次閱讀
開關信號。如果可能的話,應使用接地信號保護它們。在多層PCB上,模擬走線的布線應在一個
發(fā)表于 12-19 09:53
一站式PCBA智造廠家今天為大家講講PCB信號跨分割線怎么處理?PCB設計中跨分割的處理方法。在 PCB
發(fā)表于 12-04 10:26
?701次閱讀
射頻(Radio Frequency,RF)電路在現(xiàn)代電子領域中扮演著至關重要的角色,涵蓋了廣泛的應用,從通信系統(tǒng)到雷達和射頻識別(RFID)等。在高速PCB設計
發(fā)表于 11-30 07:45
?799次閱讀
高速PCB設計當中鋪銅處理方法
發(fā)表于 11-24 18:03
?737次閱讀
在高速PCB設計中,信號層的空白區(qū)域可以敷
發(fā)表于 11-24 14:38
?998次閱讀
相鄰地層的作用下可以有效的減小信號之間的串擾和電磁輻射,地層可用于提供電流回路和屏蔽信號層的電磁輻射,特別是在高頻高速的
發(fā)表于 11-13 07:50
?1546次閱讀
高速電路無疑是PCB設計中要求非常嚴苛的一部分,因為高速信號很容易被干擾,導致信號質(zhì)量下降,所以
發(fā)表于 11-06 15:14
?575次閱讀
如果PCB的地較多,有SGND、AGND、GND,等等,就要根據(jù)PCB板面位置的不同,分別以主要的“地”作為基準參考來獨立覆銅,數(shù)字地和模擬地分開來敷
發(fā)表于 11-06 14:55
?827次閱讀
PCB在所有設計內(nèi)容都設計完成之后,通常還會進行最后一步的關鍵步驟,那就是鋪銅。鋪銅可以將主要的地( GND , SGND(信號地) , AGND(模擬地) )連接在一起。
發(fā)表于 11-06 10:14
?3386次閱讀
對于高速信號,pcb的設計要求會更多,因為高速信號很容易收到其他外在因素的干擾,導致實際設計出來的東西和原本預期的效果相差很多。 所以
發(fā)表于 11-06 10:04
?732次閱讀
一般在空白區(qū)域的敷銅絕大部分情況是接地。只是在高速信號
發(fā)表于 11-03 15:04
?387次閱讀
評論