0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何正確使用in_system_ibert呢?

冬至子 ? 來(lái)源:FPGA LAB ? 作者:李銳博恩 ? 2023-06-21 14:40 ? 次閱讀

in_system_ibert IP定制要點(diǎn)

串行收發(fā)器的位置

在ISI定制中,需要選擇所使用的串行收發(fā)器的位置,如下:

圖片

對(duì)應(yīng)的IP端口處也會(huì)出現(xiàn)相應(yīng)的端口,例如上圖選擇了2個(gè)Quad,也就是8個(gè)通道的串行收發(fā)器,那么對(duì)應(yīng)的drp接口就有8個(gè)。

但這個(gè)對(duì)應(yīng)關(guān)系讓人很迷惑,具體的通道和drp端口信號(hào)是如何對(duì)應(yīng)的呢?

圖片

如果有著嚴(yán)格的對(duì)應(yīng)關(guān)系,那么數(shù)據(jù)手冊(cè)或者其他形式有必要給出必要的說(shuō)明,而不是讓用戶去猜測(cè)!人們常常犯著經(jīng)驗(yàn)主義的錯(cuò)誤,認(rèn)為既然讓你選擇了Quad和通道,那么就應(yīng)該對(duì)應(yīng)連接?我在拿不準(zhǔn)的時(shí)候也聽過如此的論調(diào),并信以為然,這花費(fèi)了我很多的時(shí)間去尋找對(duì)應(yīng)關(guān)系,并最終一無(wú)所獲,當(dāng)你使用了大量的通道,例如幾十個(gè),那么這種對(duì)應(yīng)關(guān)系的尋找會(huì)更加消耗你的時(shí)間,特別是當(dāng)項(xiàng)目中需要被測(cè)眼圖的transceiver一方,有著混亂的通道使用!不管是什么原因,為了原理圖布線方面也好,或者是任性使用,例如:如下定義的rx:

input [31:0] rx;

每4位使用一個(gè)Quad,也就是4個(gè)通道,對(duì)應(yīng)關(guān)系如下:rx[0] 對(duì)應(yīng)通道x1y39 rx[1] 對(duì)應(yīng)通道x1y38 rx[2] 對(duì)應(yīng)通道x1y37 rx[3] 對(duì)應(yīng)通道x1y36

rx[4] 對(duì)應(yīng)通道x1y35 rx[5] 對(duì)應(yīng)通道x1y34 rx[6] 對(duì)應(yīng)通道x1y33 rx[7] 對(duì)應(yīng)通道x1y32

看起來(lái)已經(jīng)有點(diǎn)意思了,這種還是倒過來(lái)約束的,還行,能接受。如果是下面這種對(duì)應(yīng)關(guān)系:rx[0] 對(duì)應(yīng)通道x1y36 rx[1] 對(duì)應(yīng)通道x1y37 rx[2] 對(duì)應(yīng)通道x1y38 rx[3] 對(duì)應(yīng)通道x1y39

rx[4] 對(duì)應(yīng)通道x1y32 rx[5] 對(duì)應(yīng)通道x1y33 rx[6] 對(duì)應(yīng)通道x1y34 rx[7] 對(duì)應(yīng)通道x1y35

這就必須譴責(zé)了。如果有幾十個(gè)通道,你說(shuō)怎么玩吧,如果in_system_ibert又需要嚴(yán)格的通道對(duì)應(yīng)關(guān)系,那么信號(hào)的連接將變得十分不直觀,讓接盤開發(fā)者面臨青筋暴裂的危險(xiǎn)。

還是去看數(shù)據(jù)手冊(cè)吧,那么一個(gè)不起眼的IP核,拿不準(zhǔn)的時(shí)候也需要閱讀數(shù)據(jù)手冊(cè)!如果有現(xiàn)場(chǎng)支持工程師,這種問題也不要問了,因?yàn)樗芸赡茏约业臄?shù)據(jù)手冊(cè)都沒有閱讀,就按照慣性思維告訴你,如果不需要嚴(yán)格通道對(duì)應(yīng),人家IP核讓你選擇干嘛,然后你深信不疑,胡亂猜測(cè),呃呃呃,gt1對(duì)應(yīng)x1y39,或者gt1對(duì)應(yīng)x1y0,白白浪費(fèi)時(shí)間,項(xiàng)目做到最后,還對(duì)自己隱隱懷疑?;蛘咦詈蠼Y(jié)果沒有問題,還以為,自己的運(yùn)氣是好的,選擇是對(duì)的,并輸出文檔,告訴隊(duì)友,就得這樣干,我試過!??!

ISI內(nèi)核沒有收發(fā)器位置約束,也沒有為所選收發(fā)器更新任何屬性。所選的收發(fā)器信息僅用于創(chuàng)建ISI模板,并在下載bit文件后在串行IO分析器中分組/顯示所選的收發(fā)器。

很明顯了,沒有位置約束,所選擇的收發(fā)器信息僅僅用于創(chuàng)建例化模板。告訴你有多少個(gè)gt,你接進(jìn)去就完事了。

總結(jié):最接近真理的地方在數(shù)據(jù)手冊(cè)上,我們(除了制定者,設(shè)計(jì)者)外都是閱讀者,各色各樣的閱讀者容易忽略部分信息,或者根據(jù)慣性思維來(lái)判斷,因此,帶著問題去數(shù)據(jù)手冊(cè)尋找答案。

如何例化in_system_ibert?

由于這個(gè)IP沒有提供例子程序,所以要正確無(wú)誤地使用這個(gè)IP,還有一定的疑惑點(diǎn)?這個(gè)時(shí)候誰(shuí)也別問,因?yàn)槟憧赡軉柕娜艘仓皇锹犝f(shuō)過,或者見過,真正手把手體驗(yàn)過,實(shí)踐過的人,也許很難精確遇到。如果你問了,他們會(huì)告訴你,把drp接口連接上去就好了,然后你看看你自己的應(yīng)用場(chǎng)景,已經(jīng)定制好的aurora,或者jesd,srio等等,我了個(gè)去,怎么沒有drp端口,如何和in-system-ibert的drp接口連接? 當(dāng)你找不到drp接口的時(shí)候,他們也許又會(huì)告訴你,在ip核內(nèi)部有,引出來(lái)?你若懷疑,甚至還怪你資歷不夠的意思?

我來(lái)告訴你,IP核是不要輕易改動(dòng)的,或者說(shuō)不要改動(dòng),如果你找不到drp接口,可以嘗試看看數(shù)據(jù)手冊(cè),或者試試去掉某些選項(xiàng),或者添加某些選項(xiàng),但我建議還是看看收據(jù)手冊(cè),數(shù)據(jù)手冊(cè)會(huì)有那個(gè)接口的描述,你會(huì)得到答案。

這里就已經(jīng)可能解決很多疑惑了,但是還不夠,沒有個(gè)示例來(lái)參考,又沒有例子工程,我會(huì)不放心我連接的對(duì)不對(duì),或者說(shuō)對(duì)這個(gè)IP核使用的對(duì)不對(duì),因?yàn)槲乙坏├M(jìn)去,并生成bit流,工程大了會(huì)消耗大量的時(shí)間,怎么辦呢?

為了提高成功率還是要找到一個(gè)這個(gè)ip核使用的例子程序來(lái)研究研究,這里建議可以使用transceiver IP,內(nèi)部有例化in-system-ibert的選項(xiàng),你勾選之后隨便生成一個(gè)例子程序,就可以看到這個(gè)ip核到底怎么使用的,照葫蘆畫瓢,是最直接的方式。

例如:

圖片

生成例子程序:

圖片

加粗樣式

對(duì)著程序看看如何無(wú)誤地使用in-system-ibert,并且如何配合VIO IP核來(lái)使用,都可以清晰地看到解決辦法!

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 收發(fā)器
    +關(guān)注

    關(guān)注

    10

    文章

    3353

    瀏覽量

    105743
  • FPGA設(shè)計(jì)
    +關(guān)注

    關(guān)注

    9

    文章

    428

    瀏覽量

    26452
  • 串行收發(fā)器
    +關(guān)注

    關(guān)注

    0

    文章

    14

    瀏覽量

    9492
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AMD自適應(yīng)計(jì)算加速平臺(tái)之GTYP收發(fā)器誤碼率測(cè)試IBERT實(shí)驗(yàn)(6)

    實(shí)驗(yàn)VIvado工程為“ibert_test”,目錄中還有一個(gè)“ibert_ex”,是生成的測(cè)試工程。
    的頭像 發(fā)表于 04-12 16:22 ?1632次閱讀
    AMD自適應(yīng)計(jì)算加速平臺(tái)之GTYP收發(fā)器誤碼率測(cè)試<b class='flag-5'>IBERT</b>實(shí)驗(yàn)(6)

    是否有關(guān)于為GTY收發(fā)器發(fā)布IBERT的討論?

    是否有關(guān)于為GTY收發(fā)器發(fā)布IBERT的討論?現(xiàn)在可用的Virtex UltraScale器件是XCVU095-FFVD1924,它具有GTH和GTY收發(fā)器。在2014.2中,該部分的IP目錄中有一
    發(fā)表于 09-28 11:28

    為什么工具在沒有IBERT環(huán)回模式的情況下顯示NO LINK

    2.0Gbps。當(dāng)我通過使用收發(fā)器IP從我們的原始板接收串行數(shù)據(jù)時(shí),接收的數(shù)據(jù)是正確的。但是我無(wú)法測(cè)量IBERT。謝謝。以上來(lái)自于谷歌翻譯以下為原文Hi I try to measure IBERT
    發(fā)表于 09-28 11:34

    IBERt virtex 6.是否可以在FPGA上同時(shí)運(yùn)行外部時(shí)鐘模塊和IBERT模塊?

    我正在研究IBERt virtex 6.是否可以在FPGA上同時(shí)運(yùn)行外部時(shí)鐘模塊和IBERT模塊。外部時(shí)鐘模塊的輸出在IBERT中被指定為外部時(shí)鐘引腳號(hào)?
    發(fā)表于 03-11 09:28

    怎么在ibert中使用外部時(shí)鐘

    我一直試圖在ibert中使用外部時(shí)鐘。但我不能。任何人都可以幫助我?我使用核心生成器從ISE Designs Tools生成核心,并且放置了作為我的外部時(shí)鐘源的引腳號(hào)。但是當(dāng)我在Pro-analyzer中編譯它時(shí),它給出了“找到0個(gè)核心單元”的錯(cuò)誤
    發(fā)表于 03-12 13:48

    加載比特流到device.ibert核心沒有顯示任何鏈接是為什么?

    所有的,我遵循xtp200-kc-705-ibert-c-2014.pdf和ibert核心工作正常的evk.Now我想使用ibert核心部分xc7k325ktffg676-2我遵循幾乎相同的步驟,但當(dāng)我我正在加載比特流到devi
    發(fā)表于 05-20 10:19

    如何使用IBERT生成眼圖

    嗨,我有一個(gè)AD9625 ADC(數(shù)據(jù)表)被路由到xc7z045ffg676-2上的8個(gè)GTX端口。我想使用IBERT 3.0查看眼圖。我可以找到的所有示例和文檔都使用環(huán)回來(lái)測(cè)試GTX端口(即一個(gè)
    發(fā)表于 05-22 10:18

    IBERT設(shè)計(jì)如何配置?

    你好, 我遇到了生成IBERT設(shè)計(jì)的問題。第一個(gè)配置工作正常,但如果我在示例項(xiàng)目中修改IBERT核心,那些更改將不會(huì)生效。對(duì)于Virtex設(shè)計(jì),我修改了IBERT內(nèi)核中選定的庫(kù)重建設(shè)計(jì),然后在
    發(fā)表于 08-05 13:36

    如何使用ISE 14.7并且使用斯巴達(dá)6生成了IBERT核心?

    我正在使用IBERT進(jìn)行掃描測(cè)試,發(fā)現(xiàn)IBERT控制臺(tái)上用于掃描測(cè)試日志,掃描測(cè)試圖和掃描測(cè)試信息的單選按鈕丟失了。我正在使用ISE 14.7并且使用斯巴達(dá)6生成了IBERT核心。有沒有人看到同樣的問題?
    發(fā)表于 08-10 10:27

    IBERT軟件或Artix FPGA存在問題?

    我目前正在使用Artix 50T(速度等級(jí)2)上的IBERT,我有點(diǎn)擔(dān)心在近端PCS環(huán)回模式下運(yùn)行時(shí)的IBERT結(jié)果......該項(xiàng)目是為TE0714電路板配置的IBERT IP示例,需要進(jìn)行較小
    發(fā)表于 08-26 07:34

    利用 IBERT 進(jìn)行 GTX 信號(hào)眼圖測(cè)試 精選資料分享

    利用 IBERT 進(jìn)行 GTX 信號(hào)眼圖測(cè)試8.5.4.1 概述Vivado中提供了1種IBERT工具用于對(duì)Xilinx FPGA芯片的高速串行收發(fā)器進(jìn)行板級(jí)硬件測(cè)試。通過IBERT我們可...
    發(fā)表于 07-20 07:28

    利用IBERT核對(duì)GTX收發(fā)器板級(jí)測(cè)試

    一、概述 IBERT(集成誤碼率測(cè)試儀)是xilinx為7系列FPGA GTX收發(fā)器設(shè)計(jì)的,用于評(píng)估和監(jiān)控GTX收發(fā)器。IBERT包括在FPGA邏輯中實(shí)現(xiàn)的模式生成器和檢查器,以及對(duì)端口的訪問
    發(fā)表于 06-21 11:23

    使用Vivado 2016.3中IBERT調(diào)試的好處及步驟

    了解使用Vivado 2016.3中引入的系統(tǒng)內(nèi)IBERT進(jìn)行調(diào)試的好處,以及將其添加到設(shè)計(jì)中所需的步驟。
    的頭像 發(fā)表于 11-20 06:43 ?5696次閱讀

    關(guān)于IBERT for GTY中兩點(diǎn)總結(jié)

    IBERT測(cè)試中需要注意的有以下兩個(gè)要點(diǎn)
    的頭像 發(fā)表于 02-16 16:21 ?2161次閱讀
    關(guān)于<b class='flag-5'>IBERT</b> for GTY中兩點(diǎn)總結(jié)

    基于IBERT的GTX數(shù)據(jù)傳輸測(cè)試

    本文介紹一個(gè)FPGA開源項(xiàng)目:基于IBERT的GTX數(shù)據(jù)傳輸測(cè)試。IBERT是指誤碼率測(cè)試,在Vivado軟件中,IBERT 7 Series GTX IP核可用于對(duì) Xilinx FPGA芯片
    的頭像 發(fā)表于 08-31 11:45 ?2298次閱讀
    基于<b class='flag-5'>IBERT</b>的GTX數(shù)據(jù)傳輸測(cè)試