ADC模擬電路皇冠上的明珠（1）

一、基本介紹

ADC（Analog to digital converter）、DAC（Digital toanalog converter）為數(shù)據(jù)轉(zhuǎn)換芯片，本質(zhì)上是信號鏈芯片（模擬芯片按照功能可以分為信號鏈芯片和電源管理芯片兩類）中的一種。ADC是將模擬信號轉(zhuǎn)換為數(shù)字信號，DAC 相反。其中ADC 在兩者的總需求中占比接近80%。ADC 和DAC 屬于模擬芯片中難度最高的一部分，被稱為模擬電路皇冠上的掌上明珠。

ADC的原理：通過采樣-保持-量化以及編碼電路，將輸入的連續(xù)波形的模擬信號變換成間斷的數(shù)字型號。

圖片來源：百度

通常情況下A/D轉(zhuǎn)換需要經(jīng)過采樣-保持（S/H：Sampling & Holding）、量化、以及編碼4個過程。

1.采樣

采樣是將連續(xù)變化的模擬波形通過與采樣脈沖串（或者周期方波信號）做卷積運算，將連續(xù)變化的量變成時間離散的模擬量，如下圖所示。

S(t)是采樣傳輸控制信號，脈寬為τ，脈沖周期為Ts。在脈寬時間τ內(nèi)控制信號導(dǎo)通，采樣輸出端口有輸出信號Vo(t)；在Ts-τ的時間內(nèi)，控制信號關(guān)閉，采樣輸出端口無信號輸出。各個周期脈沖對應(yīng)采樣輸出后的結(jié)構(gòu)如下圖所示。

圖片來源：百度

當(dāng)S(t)的脈沖頻率越高，采樣時間間隔越小，信號保留越多，得到的信號波形越接近原始波形。根據(jù)奈奎斯特定理，S(t)對應(yīng)的采樣頻率fs與輸入信號的最高頻率分量fmax之間必須滿足fs≥2fmax，才能將原始信號的信息保留下來。工程上為了能夠滿足實際使用，一般都采用fs≥（3-5）fmax。

2.保持

上面提到的采樣是通過脈沖串實現(xiàn)的，得到的輸出結(jié)果在時間上是隔離的，實際過程中采樣電路每次取得的模擬信號轉(zhuǎn)換為數(shù)字信號都需經(jīng)過一定的時間，這是為了為后面的量化編碼體提供一個穩(wěn)定值。所以每次取得的模擬信號都必須要通過一個保持電路，保持一段時間。實際上采樣和保持的過程是通過采樣-保持電路同時完成的。

在t=t0，控制電路閉合，電容充電，此時v0=vi。在t0-t1時間內(nèi)采樣，t=t1斷開，電容放電，采樣輸出保持平穩(wěn)，最后得到的波形如上圖所示。這個過程就是保持階段。

3.量化

通過采樣得到的數(shù)字信號在幅度上面是不連續(xù)的，量化就是將抽樣得到的瞬時值將其幅度離散，用一組規(guī)定的電平把瞬時抽樣值用最接近的電平值表示。簡單來說就是把輸入信號幅度連續(xù)變化的范圍分為有限個不重疊的子區(qū)間，每個子區(qū)間用對應(yīng)的一個確定數(shù)值表示，其內(nèi)的輸入信號就以該數(shù)值輸出，從而將連續(xù)輸入信號變?yōu)橛邢迋€離散值電平的近似信號。

4. 編碼

編碼就是將量化過后的電壓幅值用對應(yīng)的二進制碼對應(yīng)進行表示。

5.名詞解釋

1)分辨率；

分辨率，簡單來說就是對應(yīng)了ADC中的位數(shù)。表征了能夠?qū)⒁粋€信號進行最小量化的尺度，位數(shù)越多表示這個ADC的分辨率越高，對于信號的描述就越準(zhǔn)確。如下圖所示一個16bit和3bit對信號進行量化表征的細節(jié)程度相差很大。位數(shù)越高，對信號的量化越準(zhǔn)確，轉(zhuǎn)換的精度越高。

圖片來源：百度

2)采樣率；

采樣率，Sample PerSecond，SPS，每秒取得的樣本數(shù)量。代表了ADC的采樣速度，當(dāng)采樣率越高，就代表ADC的速率越高。

3)射頻采樣；

射頻采樣就是將ADC直接用在射頻信號中。傳統(tǒng)的采樣是需要將輸入信號通過一個下變頻器件，將信號頻率降低到一個較低的中頻頻率之后再做AD變換。射頻采樣是不需要將信號經(jīng)過下變頻，而直接對輸入的射頻信號進行AD變化，其在信號鏈路中的位置如下所示。

圖片來源：ADI官網(wǎng)

采樣率和分辨率是兩個相互矛盾的指標(biāo)，當(dāng)位數(shù)越高，需要采集、比較的數(shù)越多，相應(yīng)的ADC芯片的架構(gòu)越復(fù)雜，比較器越多，運行的時間越長，速度越慢。

二、ADC分類

ADC按照工作原理可以大致分為兩大類：

• 直接轉(zhuǎn)換型ADC：將輸入電壓信號直接轉(zhuǎn)換為數(shù)字代碼，不需要經(jīng)過中間任何變量；
• 間接轉(zhuǎn)換型ADC：將輸入電壓信號轉(zhuǎn)變成某種中間變量（時間、頻率、脈沖寬度等），然后再將這個中間變量轉(zhuǎn)換成數(shù)字代碼輸出；

按照采樣定理的原理可以分為兩種：

• 奈奎斯特采樣ADC：采樣率=2信號最高頻率；
• 過采樣ADC：采樣率＞2信號最高頻率；

按照不同的精度和采樣速率可以分為Δ-Σ 、SAR、Flash、Folding & Interpolation、Pipeline等不同種類。這幾種不同的ADC之間精度和速率的關(guān)系如下圖所示：

圖片來源：髙速低功耗逐次逼近式ADC研究與實現(xiàn)

1.Flash

Flash是一種高速的ADC架構(gòu)，是目前成熟的采樣速率最高的ADC架構(gòu)。其架構(gòu)如下圖所示。

圖片來源：高精度Σ-Δ ADC設(shè)計

從它的結(jié)構(gòu)中可以得到，輸入電壓Vin與參考電壓Vref是分別同時接入到不同的輸入端口進行對比，也就是輸入信號是被多個端口并行處理，執(zhí)行一次運算只需要一個時鐘周期。

也正是因為其并行運算的架構(gòu)使得其無法做到很高的分辨率（既高位數(shù)）。上圖顯示的是一個3位，用到了7個比較器。一個N位的ADC采用Flash架構(gòu)，需要2的N次方-1個比較器，因此增加一位，就需要增加2的N次方個比較器。這也是導(dǎo)致Flash無法做到太高精度的主要原因，精度越高、架構(gòu)越復(fù)雜、芯片面積越大。

另外，比較器對于輸入電壓都是并聯(lián)的，呈現(xiàn)十分大的輸入電容，需要用很大的功率來驅(qū)動這一類ADC，對于功率、功耗等方面也受限制。

目前Flash最高可用位數(shù)為8bit，高于8bit之后就需要采用其他架構(gòu)。8bit的Flash ADC速率可以達到1GS/s，6bit的ADC可以達到12GS/s。

Flash ADC除了可以作為單片使用，還經(jīng)常在Pipeline ADC、Δ-Σ ADC、SAR ADC中作為子ADC使用。

2. Folding & Interpolation

Folding & Interpolation，折疊內(nèi)插式ADC，其核心思想是劃區(qū)、分段再組合。

劃區(qū)：將輸入型號進行折疊劃區(qū)，如下圖所示，輸入信號被劃分為四個區(qū)域，然后分別對不同區(qū)段進行量化。

分段：將輸入電壓分成兩路信號，一路直接通過低精度Flash ADC，進行粗量化，得到高位的MSB；另外一路通過折疊放大器分成小的量化區(qū)間再進行細量化。

組合：將兩路信號對應(yīng)的MSB+LSB位數(shù)組合成一個完整的精度表示。

采用Folding& Interpolation架構(gòu)，會相比與采用Full Flash架構(gòu)用到的比較器少很多。系統(tǒng)架構(gòu)簡化。同時其處理的精度得到提高、采樣的速率相對較高。

Folding & Interpolation ADC的特點如下：

• 由于沒有反饋環(huán)路，可以保持較高的采樣頻率，僅次于Flash ADC；
• 能夠?qū)崿F(xiàn)高采樣率以及12bit的精度，但是需要復(fù)雜的校準(zhǔn)電路；
• 需要用到很多高速放大器，功耗大、電路規(guī)模大，適用于對功耗和面積不敏感的高速應(yīng)用；

3.Pipeline

Pipeline ADC，流水線式ADC架構(gòu)。正如其名字一樣，采用了類似于加工產(chǎn)線上的流水線生產(chǎn)流程和原理，將輸入信號進行分段處理，然后逐個傳輸?shù)矫總€ADC完成對應(yīng)的采樣+量化的工作，最后拼接輸出。與Folding & Interpolation結(jié)構(gòu)不同，Pipeline將輸入信號在時間和空間上都進行分段了，前者僅在空間上分段，然后并行處理兩路信號。

上圖所示為Pipeline ADC的基本結(jié)構(gòu)，可以看到輸入信號需要經(jīng)過不同的流水線節(jié)點Stage。每一個Stage中包含了一個子ADC、一個子DAC以及一個殘差放大器（Residue Amplifier）。每一個Stage在前半個時鐘內(nèi)接收信號完成一次采樣，然后在后半個時鐘內(nèi)由子ADC完成量化，輸出量化結(jié)果D。

Pipeline ADC需要保證分段的量化在半個周期內(nèi)完成，同時其不想Flash或者Folding & Interpolation同時完成所有位數(shù)的量化，因此其在高精度的基礎(chǔ)上還可以保留一定的速度優(yōu)勢，但是相對于Flash和Folding & Interpolation高速來說稍顯不足。

主要的優(yōu)點：

• 高精度：其每級的殘差放大可以抑制后級的誤差，類似于射頻鏈路中的級聯(lián)噪聲作用，提高了整體的精度；分段結(jié)構(gòu)能夠更靈活的對每一位進行校準(zhǔn)，能夠達到10-16bit；
• 高速：目前可實現(xiàn)單通道250MS/s+16bit，1.5GS/s+12bit的性能，適用于基站、通信、雷達等應(yīng)用；
• 量化校準(zhǔn)方便，能夠通過靈活的校準(zhǔn)算法提高精度、降低功耗；

主要的缺點：

• 隨著工藝制程不斷降低，晶體管的溝道效應(yīng)增強，本征增益下降，放大器難以保持高增益，因此限制了殘差放大器的精度；
• 高速、高精度需要更高的功耗和更大的面積，系統(tǒng)的架構(gòu)也越發(fā)復(fù)雜，進一步導(dǎo)致功耗和面積的增大；
• 流水線式的固有數(shù)據(jù)延遲特點使得其無法實時輸出當(dāng)前量化結(jié)構(gòu)，使其無法朝向更高速的應(yīng)用場景發(fā)展；

高速Pipeline ADC發(fā)展趨勢：

• 低功耗：功耗是限制傳統(tǒng)Pipeline ADC發(fā)展的瓶頸問題，降低功耗也是研制高速、高精度Pipeline ADC的重要方向；
• 混合結(jié)構(gòu)：為實現(xiàn)兼容高速、高精度、低功耗的特點，往往采用了混合結(jié)構(gòu)實現(xiàn)，例如Pipeline+SAR可以實現(xiàn)低功耗和中高精度；Pipeline+ Δ-Σ ，可以實現(xiàn)高精度；

4.SAR

Successive-approximation Register，SAR，逐次逼近式ADC。傳統(tǒng)架構(gòu)的SAR式時間同步取樣，主要優(yōu)勢低功耗、結(jié)構(gòu)簡單、低中高精度均有，能夠應(yīng)用在工業(yè)控制、生物電子、便攜設(shè)備中。

由采樣+保持電路、逐次逼近寄存器、控制邏輯、DAC構(gòu)成。舉個列子來說明其工作流程和原理。

由采樣+保持電路、逐次逼近寄存器、控制邏輯、DAC構(gòu)成。舉個列子來說明其工作流程和原理。

假設(shè)輸入電壓是0.4V（參考電壓為1V）。

1)第一次比較，0.4V ＜1V，最高有效位為0；

2)二分區(qū)間，輸入電壓與＜0.5V 相比較，再次產(chǎn)生一個0；

3)二分區(qū)間，輸入電壓＞0.25V 相比較，有效位為1；

4)1作為控制信號，將比較值從0.25V 選為0.375V，而不是0.125V；

5)比較程序繼續(xù)N 次，得到N 位輸出。

主要缺點：

• 逐次逼近是串行結(jié)構(gòu)，使得其無法實現(xiàn)高速采樣；
• 同步時鐘電路控制，模塊之間傳遞信號存在較多等待；
• 基于分頻的時鐘控制，外部時鐘頻率要高于內(nèi)部采樣時鐘N+1倍或以上；

采用異步時鐘的結(jié)構(gòu)能夠有效解決其關(guān)鍵問題：外部時鐘無需N+1倍于內(nèi)部采樣時鐘，降低了對外部時鐘速度和精度的要求，簡化了電路設(shè)計；異步時鐘下電路模塊在傳遞信號的時候沒有等待問題，時間延遲小。因此異步時鐘的SAR ADC是目前SAR ADC的主流解決方案。

5.Δ-Σ

Δ-Σ ，增量累加ADC。與其他幾種ADC不同，這一類ADC成為過采樣ADC，其采樣率遠大于2倍信號最高頻率，根據(jù)應(yīng)用場合的不同范圍從20-1000。其他結(jié)構(gòu)如下圖所示。

信號的采樣率越高，噪聲對信號信息的影響就越小，SNR也隨著過采樣率的提高而提高，因此ADC的分辨率也會提高。Δ-Σ 就是通過速度來換取高分辨的一種架構(gòu)。其采樣進度能夠達到24bit。

6. Time-interleaved

Time-interleaved，時間交織ADC。時間交織的核心思想是兩點：多路處理+時鐘交織。其結(jié)構(gòu)如下圖所示。M個采樣率為fs/M的ADC階梯式并行采樣。在第一個采樣時鐘信號到達的時候把第一個采樣值傳遞個ADC0，第二個時鐘周期來到的時候把第二個采樣值傳遞給ADC1，這樣類推。

Time-interleaved ADC是目前實現(xiàn)多通道ADC采樣的方案，是實現(xiàn)高速ADC的重要方案。但是面臨由多通道導(dǎo)致的失配、面積功耗大、多項為時鐘、輸入信號、參考電壓的生成和分配困難等問題。

三、海外龍頭占據(jù)市場主要份額

根據(jù)相關(guān)數(shù)據(jù)統(tǒng)計顯示，在2018年全球的ADC/DAC市場分別別ADI、TI、MAXIM、MICROCHIP等國外企業(yè)壟斷。

國企的企業(yè)起步時間早、技術(shù)迭代時間長、技術(shù)積累深厚，同時具有IDM模式或者先進工藝實現(xiàn)途徑。通過早期的技術(shù)突破，以及后期的不斷的研發(fā)投入形成了技術(shù)、市場雙壁壘。

從產(chǎn)業(yè)鏈的角度來看，國外的公司從芯片的設(shè)計、制造、封測到最后的銷售形成了完整技術(shù)、市場雙重覆蓋。有很強的自主可控能力。

從技術(shù)角度來看，國外的公司早期實現(xiàn)了技術(shù)突破，通過不斷注入研發(fā)資金，形成產(chǎn)品良性迭代。研制出了具有高性能的高速、高精度的產(chǎn)品，應(yīng)用領(lǐng)域覆蓋了工業(yè)控制、衛(wèi)星、通信、汽車、消費電子等各個領(lǐng)域。

從公司的規(guī)模角度來看，國外的公司通過長期的市場壟斷，形成了市場的護城河。營收規(guī)模大，公司團隊都已經(jīng)達到一定的體量。

在ADC方向，TI、ADI、MAXIM三家占了國內(nèi)高速、高精度ADC/DAC市場的95%，其中ADI占58%，TI占25%。

1.ADI

1)目前在高速ADC方面的產(chǎn)品有511款，采樣率從10M-26G SPS均有覆蓋，對應(yīng)的分辨率從3-24bit。

ADI最新推出的幾款產(chǎn)品，ADC最高采樣率達到4G SPS，分辨率最高為16bit。

• AD9081是一款混合型號前端芯片，集成了4個16-bit，12G SPS采樣率的射頻DAC，4個12bit，4G SPS采樣率的射頻ADC。可用于無線通信架構(gòu)、微波點對點E波段通信、5G毫米波、寬帶通信系統(tǒng)、相控陣?yán)走_和電子戰(zhàn)、電子測試測量系統(tǒng)；
• AD9083，采用了Continuous time Δ-Σ 架構(gòu)（連續(xù)時間增量累加），支持125M信號帶寬，2G SPS采樣率，低功耗設(shè)計。主要用于毫米波成像、相控陣波束成形、多通道寬帶接收機、電子測量等；
• AD9699，14bit，3G SPS采樣率。針對寬帶信號的直接采樣使用，信號帶寬可達5G?？捎糜冢悍旨囝l帶和多模數(shù)字接收機、3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A、電子測試測量系統(tǒng)、相控陣?yán)走_和電子戰(zhàn)、DOCSIS 3.0 CNTS上行接收路徑、HFC數(shù)字變換路徑接收機、LiDAR；

最高采樣率的型號為HMCAD5831

• 3bit，26G SPS采樣率，采用Full Flash超低延時架構(gòu)，支持20GHz的輸入帶寬。
• 主要針對超過寬帶相控陣、射電天文、級聯(lián)數(shù)據(jù)鏈、鏈路診斷測試設(shè)備、光譜儀等領(lǐng)域。

目前在高精度ADC方面的產(chǎn)品有677款，分辨率從8-32bit ，采樣率從6.8-160M SPS均有覆蓋。

2）其中最新款產(chǎn)品分別為ADAQ4001、AD4695、AD4696、AD7606C-16、ADAQ23875、AD4680、AD4681、AD4682、AD4683、AD7606C-18、ADAQ4003、AD4114、AD4115、AD7383、ADUM7702。

最高精度的型號：分辨率為32bit的LTC2508-32和最新高精度的型號：分辨率為24bit的AD4115。

• LTC2508-32：

a.一款低噪聲、低功耗、高性能的32bit、最大采樣率1M SPS ADC;

b.采用了雙輸出的SAR ADC架構(gòu)，功耗為24mW（1Msps）；

c.主要應(yīng)用在地震探測、能源勘探、自動化測試設(shè)備、高準(zhǔn)確度儀表等領(lǐng)域

• AD4115：

a.一款低功耗、低噪聲、24bit的ADC;

b.±10V的輸入電壓，采用了Δ-Σ 架構(gòu);

c.主要應(yīng)用在PLC控制和分布式控制系統(tǒng)模塊、測試儀器設(shè)備

2. TI

1)目前TI關(guān)于高速ADC的產(chǎn)品共有351款，采樣率從1M-10.4G SPS，分辨率從7-18bit均有覆蓋。

新產(chǎn)品：ADC09QJ1300-Q1、ADC3563、ADC3663、ADC3583、ADC3683、ADC3664\\、DC12DJ5200RF、ADC3643、ADC3660、ADC12SJ1600-Q1、ADC12DJ1600-Q1、ADC12QJ1600-Q1、ADC3541。

• ADC12DJ5200RF：最高采樣率

a.是一款射頻采樣千兆采樣模數(shù)轉(zhuǎn)換器 (ADC)，可對從直流到 10GHz 以上的輸入頻率進行直接采樣；

b.目前TI單通道采樣率最高的產(chǎn)品。10.4G SPS 單通道或 5.2G SPS 雙通道、 12 bit、功耗4W；

c.JESD204C串行數(shù)據(jù)接口，最多16個串行通道，最大通道速率：17.16Gbps；

d.主要應(yīng)用：示波器和寬帶數(shù)字轉(zhuǎn)換器、通信測試儀（802.11ad，5G）、電子戰(zhàn)（信號情報、電子情報）、衛(wèi)星通信 (SATCOM) 、射頻采樣軟件定義無線電 (SDR) 、光譜測量

2)目前TI關(guān)于高精度ADC的產(chǎn)品共有556款，分辨率從4.5-32bit，采樣率從0.015K SPS-8MSPS均有覆蓋。

新產(chǎn)品：ADS7067、ADS127L11、ADS131M02 、ADS131M03、ADS125H01、ADS131B04-Q1、ADS7038-Q1、ADS7138-Q1、ADS8686S、ADS9226

• ADS1263：最高精度產(chǎn)品

a.集成PGA、電壓基準(zhǔn)和內(nèi)部故障監(jiān)視器的低噪聲、低漂移、8.4kSPS、32bit Δ-Σ ADC。ADS1263 集成有一個 24 bit輔助 Δ-Σ ADC，專用于后臺測量；

b.主要應(yīng)用：高分辨率可編程邏輯控制器 (PLC) 、溫度、壓力測量、秤重天平和應(yīng)力計數(shù)字轉(zhuǎn)換器、面板儀表、圖表記錄器、分析儀器

3. MAXIM

1. 目前MAXIM高速ADC的產(chǎn)品共有48款，采樣率從7.5-800M SPS，分辨率從6-16bit，均有覆蓋。

• MAX19191：最高速產(chǎn)品

a.雙通道，6bit，采樣率800M SPS，fin≈200MHz時SNR為37dB，輸出為LVDS接口，功耗2.6W;

b.主要應(yīng)用：VSAT 接收機、WLANs、測試儀器、通信系統(tǒng)；

2)目前MAXIM關(guān)于高精度ADC的產(chǎn)品共有424款，分辨率從8-24bit，采樣率從0.0016K SPS-3MSPS均有覆蓋。

• MAX11410A：最新的高精度ADC

a.多通道、低功耗、24bit、19K SPS采樣率，采用了Δ-Σ架構(gòu)；3ppm的INL

b.輸入端集成了一個低噪聲可變成增益放大器，使得該ADC能夠驅(qū)動高阻抗源

c.主要應(yīng)用：傳感器測量、便攜儀器、電阻電橋測量

從上述三家龍頭企業(yè)來看，他們的產(chǎn)品種類齊全、覆蓋范圍廣、指標(biāo)性能領(lǐng)先，并且針對不同的應(yīng)用領(lǐng)域提供了不同芯片。用戶可以根據(jù)具體的需求去選擇及時快速的貨架產(chǎn)品，一定程度上避免了定制化帶來的時間、研發(fā)以及應(yīng)用方面的成本問題。同時，產(chǎn)品的性能決定了它們在用戶市場上的地位，高精度和高速的ADC已經(jīng)經(jīng)過多輪的技術(shù)迭代形成穩(wěn)定的性能，保持了業(yè)界高水平。

四、國產(chǎn)廠商悄然升起，逐步嶄露頭角

近年受到美國貿(mào)易制裁，對于關(guān)鍵的、核心的、高性能的芯片應(yīng)用愈發(fā)受限。在ADC/DAC領(lǐng)域，國內(nèi)企業(yè)也逐步浮出水面，進入市場參與的公司也正在增加。大致可以將國內(nèi)的企業(yè)劃分為三個類型：

• 國家級的骨干研究院所：航天772所（時代民芯）、中電24所、中電55所、中科院微電子所、吉芯科技（中國電科聲光電公司）、中科芯集成電路股份有限公司(中電58 所)；
• 國內(nèi)高校創(chuàng)業(yè)企業(yè)、上市公司：蘇州云芯微、蘇州迅芯微電子、蘇州納芯微、北京昆騰微電子、上海貝鄰、芯?？萍?/u>；
• 海歸企業(yè)團隊：深圳靈矽微、上海韜潤半導(dǎo)體、蘇州思瑞浦、上海冶精微電子、上海類比半導(dǎo)體、北京核心互聯(lián)；

1. 航天772所-時代民芯