SK海力士致力于研發(fā)超400層的NAND閃存芯片

近一年多來，DRAM芯片制造商為爭奪高帶寬內存（HBM）市場份額，展開了激烈的研發(fā)競賽。這股競爭浪潮隨著存儲器市場的持續(xù)升溫，逐漸擴展到NAND閃存領域，特別是針對人工智能個人電腦（AI PC）及數(shù)據(jù)中心優(yōu)化的新一代產品，其開發(fā)步伐顯著加快。

據(jù)ETNews最新報道，SK海力士正引領NAND閃存技術的新一輪飛躍，致力于研發(fā)超過400層的NAND閃存芯片，并計劃在2025年底前實現(xiàn)大規(guī)模生產的就緒狀態(tài)。為實現(xiàn)這一目標，SK海力士正攜手其供應鏈伙伴，共同攻克400層及以上NAND閃存所需的高級工藝技術和生產設備難題。隨著混合鍵合技術的突破性應用，預計將有更多材料和組件供應商加入到這一新興供應鏈中，共同推動行業(yè)發(fā)展。

回顧去年，SK海力士在2023閃存峰會上大放異彩，首次亮相了全球首款321層NAND閃存產品，標志著其成為業(yè)界首個突破300層技術壁壘的制造商。這款采用PUC（PeriUnderCell）技術的1Tb TLC 4D NAND閃存，通過創(chuàng)新地將外圍控制電路置于存儲單元下方，有效縮減了芯片體積，提升了空間利用效率。

展望未來，SK海力士在400層及以上NAND閃存項目的策略上采取了更為激進的路徑。不同于現(xiàn)有的321層設計，公司計劃采用兩塊晶圓分別制造外圍電路與存儲單元，隨后利用先進的W2W（晶圓對晶圓）混合鍵合技術，將兩者精密結合成完整的NAND閃存芯片。這一策略與鎧俠和西部數(shù)據(jù)合作的CBA（CMOS directly Bonded to Array）技術有異曲同工之妙，均展現(xiàn)了半導體制造領域的高度創(chuàng)新與合作精神。

SK海力士還表達了其加速NAND閃存技術迭代的雄心，力求將新產品的發(fā)布周期縮短至僅1年，遠低于業(yè)界普遍的1.5至2年周期，這無疑將對整個NAND閃存市場產生深遠影響，推動技術進步與市場需求的快速響應。