聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1624文章
21575瀏覽量
600758 -
Altera
+關(guān)注
關(guān)注
37文章
774瀏覽量
153781 -
計數(shù)器
+關(guān)注
關(guān)注
32文章
2248瀏覽量
94197 -
DIY
+關(guān)注
關(guān)注
176文章
885瀏覽量
347884
發(fā)布評論請先 登錄
相關(guān)推薦
如何利用shineblink core開發(fā)板實現(xiàn)對連續(xù)方波脈沖的計數(shù)功能?
如何利用shineblink core開發(fā)板實現(xiàn)對連續(xù)方波脈沖的計數(shù)功能?
發(fā)表于 10-26 06:07
60進制計數(shù)器
60進制計數(shù)器,由于24進制、60進制計數(shù)器均由集成計數(shù)器級聯(lián)構(gòu)成,且都包含有基本的
發(fā)表于 06-30 00:00
?1.6w次閱讀
基于FPGA的PWM計數(shù)器改進設計
簡單改變FPGA計數(shù)器規(guī)格使作為DAC功能PWM計數(shù)器的紋波降低。
發(fā)表于 04-06 11:11
?1936次閱讀
HL開發(fā)板配套的分頻器(計數(shù)器實現(xiàn))C語言資料
HL開發(fā)板配套C實驗例程100例之分頻器1(計數(shù)器實現(xiàn)),很好的單片機C語言資料。
發(fā)表于 09-01 09:28
?4次下載
采用FPGA DIYK開發(fā)板控制模為60的計數(shù)器數(shù)碼管動態(tài)顯示
FPGA diy作業(yè)實現(xiàn)模為60的計數(shù)器數(shù)碼管動態(tài)顯
采用FPGA DIY開發(fā)板實現(xiàn)數(shù)碼管動態(tài)顯示60計數(shù)
asean的 FPGA DIY 數(shù)碼管動態(tài)顯示60計數(shù)視頻
基于FPGA的十進制計數(shù)器
本方案是一個基于 FPGA ?的十進制計數(shù)器。共陽極 7 段顯示器上的 0 到 9 十進制計數(shù)器,硬件在 Xilinx Spartan 6 FPGA
發(fā)表于 12-20 14:52
?2次下載
評論