摩爾定律放緩的節(jié)奏給eFPGA帶來了發(fā)展機(jī)遇

自摩爾定律被提出到現(xiàn)在，它已經(jīng)伴隨著半導(dǎo)體產(chǎn)業(yè)走過了半個(gè)多世紀(jì)，這個(gè)規(guī)律揭示了信息技術(shù)進(jìn)步的神速，它讓人們相信，IC制程技術(shù)是可以呈現(xiàn)直線式的發(fā)展，通過先進(jìn)的工藝能讓IC產(chǎn)品持續(xù)地降低成本，同時(shí)提升產(chǎn)品性能。但在今年，這樣的想法或許被打破，業(yè)界對(duì)摩爾定律的懷疑聲連綿不斷，先是格芯宣布放棄7nm FinFET項(xiàng)目，隨后英特爾延緩7nm工藝的研究進(jìn)程等等，這些動(dòng)作凸顯了企業(yè)對(duì)行業(yè)新的看法。未來幾年，摩爾定律是否會(huì)真的消失？它是否會(huì)改變?nèi)缃竦漠a(chǎn)業(yè)格局？這個(gè)不好說，但是放緩的節(jié)奏是不可否認(rèn)的，摩爾定律的變化，給半導(dǎo)體產(chǎn)業(yè)帶來了很多的不確定性，這也給eFPGA帶來了發(fā)展機(jī)遇。

（圖片來源于Achronix公司）

eFPGA迎來了發(fā)展良機(jī)

對(duì)于業(yè)界而言，eFPGA并非一種新的技術(shù)，早在十多年前就已經(jīng)出現(xiàn)過，它是嵌入式的FPGA技術(shù)。大家對(duì)FPGA技術(shù)更熟悉，F(xiàn)PGA和ASIC芯片都是應(yīng)用非常廣泛的，但一直以來，似乎ASIC芯片才是真正的市場(chǎng)主流，并非是FPGA技術(shù)的原因，而是它們的制造成本和應(yīng)用場(chǎng)景所致，相對(duì)而言，F(xiàn)PGA或eFPGA的成本更高，除非有特定的場(chǎng)景需求，客戶并不愿意采用價(jià)格更昂貴的技術(shù)。

隨著芯片技術(shù)的發(fā)展，ASIC芯片也出現(xiàn)了發(fā)展瓶頸，材料和架構(gòu)的局限讓它們很難滿足某些場(chǎng)景，如AI帶來的算力需求、機(jī)器學(xué)習(xí)應(yīng)用以及云計(jì)算等，大數(shù)據(jù)和物聯(lián)網(wǎng)的進(jìn)步，帶來了更大的運(yùn)算需求，eFPGA重新成為市場(chǎng)的香餑餑，這種全新的、異構(gòu)的、自帶可編程硬件加速器的新技術(shù)成為推動(dòng)半導(dǎo)體產(chǎn)業(yè)向前的關(guān)鍵驅(qū)動(dòng)力。

據(jù)OFweek電子工程網(wǎng)獲悉，目前市面上提供完整的eFPGA技術(shù)解決方案的公司并不多，Achronix是其中的佼佼者，它們剛剛?cè)雵虬雽?dǎo)體聯(lián)盟2018年最受尊敬的私有半導(dǎo)體公司獎(jiǎng)，具備將eFPGA技術(shù)嵌入到ASIC芯片中實(shí)現(xiàn)量產(chǎn)的能力，Achronix的Speedcore是業(yè)界首款向客戶出貨的eFPGA IP產(chǎn)品。

eFPGA技術(shù)的優(yōu)勢(shì)和應(yīng)用

隨著人工智能和機(jī)器學(xué)習(xí)等對(duì)大數(shù)據(jù)處理能力的更高要求，處理器核心數(shù)量的增加并不能帶來計(jì)算能力的成倍增長(zhǎng)，而eFPGA的SoC不僅可以更快速地進(jìn)行數(shù)據(jù)處理，同時(shí)功耗也更低。但想把FPGA嵌入到SoC中并不是一件簡(jiǎn)單的事情，不僅需要擁有FPGA經(jīng)驗(yàn)，更需要有IP集成的經(jīng)驗(yàn)。Achronix是第一家提供帶有嵌入式系統(tǒng)級(jí)別IP的高密度FPGA的供應(yīng)商，因此使用相同的、經(jīng)過驗(yàn)證的技術(shù)最終推出了eFPGA產(chǎn)品。

“Achronix很高興能夠走在嵌入式FPGA市場(chǎng)的最前沿，該技術(shù)正在迅速地成為許多需要硬件加速的應(yīng)用的首要選擇”，Achronix市場(chǎng)營(yíng)銷副總裁Steve Mensor說道?！斑@些全新的eFPGA Accelerator應(yīng)用加速項(xiàng)目將使創(chuàng)新的公司和研究機(jī)構(gòu)能夠使用我們的IP和工具去構(gòu)建下一代的可編程芯片，從而滿足AI / ML和其他計(jì)算密集型應(yīng)用不斷增長(zhǎng)的數(shù)據(jù)和計(jì)算量需求?！?/p>

人工智能和機(jī)器學(xué)習(xí)的加速器

針對(duì)人工智能的應(yīng)用特點(diǎn)，eFPGA技術(shù)提供了一種新的解決方案，利用它在自定義處理器和內(nèi)存管理技術(shù)的優(yōu)點(diǎn)，嵌入式可編程邏輯通過消除對(duì)面積大、功耗高的I/ O電路的需求，縮減了芯片的總面積。Achronix亞太區(qū)總經(jīng)理羅煒亮表示，Achronix的Speedster等許多FPGA架構(gòu)提供了完全可自定義的邏輯和數(shù)字信號(hào)處理引擎的混合結(jié)構(gòu)，它們可支持固定和浮點(diǎn)運(yùn)算，DSP引擎可采用由8位或16位單元來組成一種構(gòu)建模塊，這種方法可以將它們組合起來以支持更高精度的數(shù)據(jù)類型，通過用邏輯陣列中的查找表來實(shí)現(xiàn)相關(guān)邏輯也能夠適用于低精度。Achronix的Speedcore可集成在芯片上的嵌入式FPGA半導(dǎo)體知識(shí)產(chǎn)權(quán)模塊。

除了計(jì)算和網(wǎng)絡(luò)基礎(chǔ)設(shè)施的通用要求之外，人工智能/機(jī)器學(xué)習(xí)還對(duì)高密度和針對(duì)性計(jì)算產(chǎn)生了顯著增加的需求，MLP模塊是一種高度靈活的計(jì)算引擎，它與存儲(chǔ)器緊密耦合，從而為人工智能和機(jī)器學(xué)習(xí)應(yīng)用提供了性能/功耗比最高和成本最低的解決方案。

Steve Mensor表示，與以前的Achronix FPGA產(chǎn)品相比，新的Achronix機(jī)器學(xué)習(xí)處理器利用了人工智能/機(jī)器學(xué)習(xí)處理的特定屬性，并將這些應(yīng)用的性能提高了300％。這是通過多種架構(gòu)性創(chuàng)新來實(shí)現(xiàn)的，這些創(chuàng)新可以同時(shí)提高每個(gè)時(shí)鐘周期的性能和操作次數(shù)。他提到，Achronix推出的用于人工智能、機(jī)器學(xué)習(xí)和網(wǎng)絡(luò)硬件加速應(yīng)用的第四代Speedcore eFPGA IP產(chǎn)品，與之前一代的Speedcore eFPGA產(chǎn)品相比，Speedcore Gen4的性能提速60％、功耗降低50％、芯片面積縮小65％；新的機(jī)器學(xué)習(xí)處理器單元模塊為人工智能/機(jī)器學(xué)習(xí)應(yīng)用提供高出300％的性能。這些機(jī)器學(xué)習(xí)處理器支持各種定點(diǎn)和浮點(diǎn)格式，包括Bfloat16、16位、半精度、24位和單元塊浮點(diǎn)，用戶可以通過為其應(yīng)用選擇最佳精度來實(shí)現(xiàn)精度和性能的均衡。

eFPGA技術(shù)被稱為最佳的硬件加速器

大數(shù)據(jù)和網(wǎng)絡(luò)帶來巨大的數(shù)據(jù)處理需求，傳統(tǒng)的多核CPU和SoC需要可編程硬件加速器來預(yù)處理和卸載數(shù)據(jù)，從而提升其計(jì)算性能，對(duì)于低至中容量應(yīng)用，獨(dú)立的FPGA芯片是一種方便且實(shí)際的解決方案，對(duì)于高容量應(yīng)用，eFPGA是最佳解決方案。Steve Mensor表示，要將FPGA嵌入到SoC中首先需要解決FPGA芯片的面積問題，標(biāo)準(zhǔn)的FPGA內(nèi)核與可編程IO、控制器等面積比接近1：1，Achronix的Speedcoree FPGA直接連接至SoC，不僅能夠?qū)PGA芯片面積減少一半，使FPGA能夠嵌入到SoC中，還能夠減小CB的尺寸、減少PCB的層數(shù)以及提高信號(hào)完整性。

Achronix市場(chǎng)營(yíng)銷副總裁Steve Mensor

Steve Mensor繼續(xù)說道，Speedcore以內(nèi)部連線方式直接連接至SoC，省去了在外置獨(dú)立FPGA中可見的大型可編程輸入輸出緩沖，能耗得到了降低。Speedcore省去了對(duì)獨(dú)立FPGA周邊所有支持性元器件的需求，這些元器件包括電源調(diào)節(jié)器、時(shí)鐘發(fā)生器、電平位移器、無源元件和FPGA冷卻器件，成本也就相應(yīng)的降低。

對(duì)于FPGA開發(fā)者而言，軟件工具的重要性不言而喻，Achronix為客戶提供ACE設(shè)計(jì)工具。Steve Mensor表示，Achronix的研究類eFPGA Accelerator應(yīng)用加速項(xiàng)目和測(cè)試芯片類eFPGA Accelerator應(yīng)用加速項(xiàng)目，將支持研究機(jī)構(gòu)和測(cè)試芯片開發(fā)人員輕松地獲得Achronix的Speedcore eFPGA技術(shù)的許可授權(quán)，該項(xiàng)許可包括對(duì)接預(yù)先配置的、經(jīng)過流片驗(yàn)證的Speedcore eFPGA IP以及該公司業(yè)內(nèi)一流的ACE設(shè)計(jì)工具。

最后，Steve Mensor提到，Achronix已經(jīng)可以提供基于臺(tái)積電（TSMC）的16納米FinFETPlus（16FF）工藝的SpeedcoreIP產(chǎn)品，并且正在開發(fā)基于臺(tái)積電的7納米工藝的IP。

總結(jié)：

隨著機(jī)器學(xué)習(xí)和人工智能的發(fā)展，市場(chǎng)對(duì)芯片算力的要求與日俱增，廠商在架構(gòu)和工藝上提升性能的瓶頸逐漸出現(xiàn)，新的FPGA技術(shù)可以幫助它們解決這些難題，Achronix的eFPGA技術(shù)在性能和功耗上找到了一個(gè)平衡點(diǎn)，解決了企業(yè)的難題。高性能計(jì)算將成為主流的應(yīng)用，未來eFPGA技術(shù)定會(huì)在市場(chǎng)上大放異彩，市場(chǎng)份額逐漸增加。