FPGA教程：可編輯邏輯器件基礎(chǔ)
PLD與一般數(shù)字芯片不同的是：PLD內(nèi)部的數(shù)字電路可以在出廠后才規(guī)劃決定，有些類型的PLD也允許在規(guī)劃決定后再次進(jìn)行變更、改變，而一般數(shù)字芯片在出廠前就已經(jīng)決定其內(nèi)部電路，無法在出廠后再次改變，事實(shí)上一般的模擬芯片、混訊芯片也都一樣，都是在出廠后就無法再對(duì)其內(nèi)部電路進(jìn)行調(diào)修。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1624文章
21580瀏覽量
600788 -
PLD
+關(guān)注
關(guān)注
6文章
221瀏覽量
59288 -
數(shù)字電路
+關(guān)注
關(guān)注
193文章
1591瀏覽量
80321
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
Xilinx可編程邏輯器件的高級(jí)應(yīng)用與設(shè)計(jì)技巧絕版教程
約束設(shè)計(jì)與時(shí)序分析6.1 概述6.2 時(shí)序約束6.3 約束編輯器6.4 時(shí)序分析器6.5 本章小結(jié)第7章 可編程邏輯器件的高級(jí)設(shè)計(jì)7.1 概述7.2 宏生成器7.3 增量設(shè)計(jì)7.4 模塊化設(shè)計(jì)7.5
發(fā)表于 02-27 14:43
可編程邏輯器件
完成乘法，實(shí)現(xiàn)3×4，只要通過寫程序讓3連續(xù)加4次就可以完成了。而可編程邏輯器件的兩種主要類型是現(xiàn)場可編程門陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。 在這兩類
發(fā)表于 04-15 10:02
可編程邏輯器件發(fā)展歷史
)幾個(gè)發(fā)展階段,其中 CPLD/FPGA 屬高密度可編程邏輯器件,CPLD 和 FPGA 是 80年代中后期出現(xiàn)的,其特點(diǎn)是具有用戶可編程的特性。 利用 CPLD/
發(fā)表于 02-26 10:08
PLD可編程邏輯器件
，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。目前常用EEPROM，CPLD，FPGA。 PLA,PAL,GAL是早期的可編程器件，已經(jīng)淘汰。可編程邏輯器件PLD（Programmable Logic Dev...
發(fā)表于 07-22 09:05
什么是PLD(可編程邏輯器件)
什么是PLD(可編程邏輯器件)
PLD是可編程邏輯器件（Programable Logic Device）的簡稱，FPGA是現(xiàn)場可編程門陣列（Field Programable Ga
發(fā)表于 06-20 10:32
?2.4w次閱讀
EDA技術(shù)與應(yīng)用(可編程邏輯器件)
7.1 可編程邏輯器件的基本原理 7.2 可編程邏輯器件的設(shè)計(jì)技術(shù) 7.3 可編程邏輯器件的編程與配置
發(fā)表于 05-23 10:46
?142次下載
可編程邏輯器件FPGA／CPLD結(jié)構(gòu)與應(yīng)用
可編程邏輯器件FPGA／CPLD結(jié)構(gòu)與應(yīng)用
發(fā)表于 12-11 23:38
?0次下載
基于FPGA進(jìn)行可編程邏輯設(shè)計(jì)
PLD可以是低邏輯密度器件，采用被稱為復(fù)雜可編程邏輯器件（CPLD）的非易失元件構(gòu)建；也可以是高密度器件，基于現(xiàn)場可編程門陣列（
發(fā)表于 09-12 17:08
?14次下載
現(xiàn)場可編程邏輯門陣列器件 FPGA原理及應(yīng)用設(shè)計(jì)
現(xiàn)場可編程邏輯門陣列器件 FPGA原理及應(yīng)用設(shè)計(jì)
發(fā)表于 09-19 11:26
?17次下載
可編程邏輯器件與FPGA的發(fā)展（1）
根據(jù)復(fù)雜度的相對(duì)級(jí)別，紛繁復(fù)雜的邏輯器件可大致分為三類（表1）。位于表中頂層的是現(xiàn)場可編程器件的霸主——FPGA以及它們的變體——自從1985年David W.Page和LuVerne
基于可編輯邏輯器件實(shí)現(xiàn)ADPLL的應(yīng)用設(shè)計(jì)
隨著數(shù)字電路技術(shù)的發(fā)展，特別FPGA技術(shù)的普遍應(yīng)用，采用FPGA實(shí)現(xiàn)全數(shù)字鎖相環(huán)（ADPLL）的應(yīng)用越來越多。ADPLL設(shè)計(jì)簡單、應(yīng)用方便。本文介紹一種采用FPGA實(shí)現(xiàn)的ADPLL，該ADPLL用于
發(fā)表于 08-03 17:40
?3648次閱讀
FPGA CPLD可編程邏輯器件的在系統(tǒng)配置方法
FPGA CPLD可編程邏輯器件的在系統(tǒng)配置方法(深圳市村田電源技術(shù)有限公司)-FPGA CPLD可編程邏輯器件的在系統(tǒng)配置方法? ? ? ? ? ? ? ? ? ?
發(fā)表于 09-18 10:51
?13次下載
可編輯邏輯的優(yōu)點(diǎn)
第一個(gè)商業(yè)化的可編程邏輯器件（Programmable Logic Device，PLD），是由Monolithic內(nèi)存公司推出的可編程陣列邏輯（Programmable Array Logic
發(fā)表于 08-16 11:36
?1792次閱讀
可編程邏輯器件的結(jié)構(gòu)
常見的可編程邏輯器件分為FPGA、EPLD（CPLD）。下面簡單介紹兩類器件的結(jié)構(gòu)和區(qū)別。
工商網(wǎng)監(jiān)
評(píng)論