可編輯邏輯的優(yōu)點(diǎn)

可編程邏輯（Programmable Logic）是指可編程邏輯器件實(shí)現(xiàn)的一種提供多種功能的電路邏輯。相對(duì)于固定邏輯，可編輯邏輯有很多優(yōu)點(diǎn)。首先，可編程邏輯靈活性相對(duì)很高，可以將所需要的功能通過編程隨時(shí)改變；其次，可編程邏輯電路的開發(fā)周期相對(duì)于固定邏輯電路（如ASIC）要短，開發(fā)成本也相對(duì)較低；最后，可編程邏輯電路有很好的可擴(kuò)展性，可進(jìn)行后期的功能更新和升級(jí)。固定邏輯器件適合大批量的規(guī)?；瘧?yīng)用，對(duì)于一些對(duì)性能要求非常高的電路，固定邏輯電路要比可編程邏輯電路更加適合。

第一個(gè)商業(yè)化的可編程邏輯器件（Programmable Logic Device，PLD），是由Monolithic內(nèi)存公司推出的可編程陣列邏輯（Programmable Array Logic，PAL）。近年來可編程邏輯器件的市場(chǎng)銷售份額增長(zhǎng)迅速，其功能也越來越多樣化，高性能可編程器件也開始逐步普及。

目前的PLD主要可以分為3類。1、通用陣列邏輯（Generic Array Logic， GAL）：是以PAL為基礎(chǔ)發(fā)展起來的，由萊迪思半導(dǎo)體公司所發(fā)明。GAL與PAL特性相同，但GAL可以對(duì)電路組態(tài)、配置進(jìn)行反復(fù)燒錄和清除，而PAL只可以燒錄一次。2、CPLD（Complex PLD）：相對(duì)于PAL、GAL這種適合小型邏輯功能的電路，CPLD能實(shí)現(xiàn)更大的電路。一個(gè)CPLD內(nèi)部通常有數(shù)個(gè)PAL，各PAL間的互連線也可以根據(jù)需求進(jìn)行燒錄?，F(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array，FPGA）：是在門陣列技術(shù)的基礎(chǔ)上，不斷創(chuàng)新發(fā)展出來的。

PLD中除了邏輯部分，也包含存儲(chǔ)部分。數(shù)據(jù)儲(chǔ)存的載體主要有硅反熔絲（Silicon Antifuses）、SRAM、EPROM或EEPROM 和閃速存儲(chǔ)器（Flash Memory，也稱閃存）幾種。

當(dāng)前PLD的開發(fā)主要采用計(jì)算機(jī)編程方式實(shí)現(xiàn)，源代碼用硬件描述語言（Hardware Description Language，HDL）來編寫。硬件描述語言以VHDL與Verilog HDL 最為有名。

PLD可編程器件的發(fā)展方向是高密度、高速度、低功耗。隨著PLD的設(shè)計(jì)規(guī)模越來越大，電子設(shè)計(jì)自動(dòng)化（EDA）已經(jīng)成為其主要設(shè)計(jì)手段?！　?/p>