處理器種群及種群設(shè)計錯誤詳解

?

　　在那個年代所采用的一種主要方法就是實現(xiàn)針對HLL的處理器，就是把一個中間ISA裁剪為一種HLL，然后，采用或開發(fā)類似的處理器硬件以通過微編程來仿效經(jīng)定義的ISA。在上世紀(jì)50年代，微碼首次被劍橋大學(xué)在EDSAC項目中由Maurice Wilkes實現(xiàn)，人們最初開發(fā)它是為計算機控制邏輯而開發(fā)一種更為簡單的方法1。微碼由實現(xiàn)中間ISA的基本處理器指 令序列組成。它或者由一些簡化的中間語言進行編譯，或者以匯編形式進行手工編寫。微匯編程序然后把匯編代碼轉(zhuǎn)換為可執(zhí)行代碼，這些可執(zhí)行代碼然后被存儲在 片上本地存儲器或快速訪問、低延遲存儲器上。在上世紀(jì)70年代和80年代，設(shè)計工程師把微碼存儲在由分立存儲器芯片或存儲器模塊實現(xiàn)的外部存儲器上。在當(dāng) 今的IC集成水平上，處理器微碼幾乎總是存儲在片上RAM或ROM之上。

　　微碼盡管曾經(jīng)獲得了普及應(yīng)用，但是，本質(zhì)上已經(jīng)從現(xiàn)代的處理器設(shè)計消失了，因為片上可用硬件快速增加、硬件成本的關(guān)聯(lián)下降以及廣泛的采用邏輯綜合來進行芯片設(shè)計。所有這些發(fā)展使得ISA的直接硬件實現(xiàn)更加容易并且更加在經(jīng)濟上有吸引力。

　　贊成采用微碼的案例

　　微碼提供的若干優(yōu)點：

　　·目標(biāo)碼在一個家族之內(nèi)與其它處理器兼容或與以前一代的處理器兼容;

　　—以各種價格-性能特性能夠創(chuàng)建一個家族的待構(gòu)建的處理器。在該家族中的高端處理器實現(xiàn)中間ISA更為直接或者甚至通過多功能單元而加速它，以開發(fā)指令級并行化(ILP)。在該家族中的低端處理器把中間ISA映射至更為有限的硬件上，從而使得程序的執(zhí)行更慢但是也成本更低。

　　—在一個處理器家族中，能夠在多個處理器上 把經(jīng)編寫的編譯器用于中間ISA。從中間ISA至較低端機器的實際指令組的映射—具體包括在微碼中—可以獨立的層編寫，并可能避免采用編譯器，或者至少需 要非常簡單的編譯器。進一步說，這樣的映射可能很少采用，因為中間ISA不會暴露給用戶，并且不必按照HLL可能演化的那種方式演化。一些語言編譯器目前 采用中間語言形式(例如Pascal的P代碼或Java的虛擬機)以及一個兩步—或通過解釋或兩步編譯—的過程以產(chǎn)生最終的可執(zhí)行代碼;這個過程可以簡化 對接并也能夠支持針對同一ISA的多個語言—即使不涉及微碼。

　　·通過采用多個ISA和多個微碼組，由微碼編寫的處理器能夠在運行時間上動態(tài)地適應(yīng)不同的HLL，從而能夠針對以不同的語言編寫的程序?qū)崿F(xiàn)更好的執(zhí)行性能。

　　·對于依賴于解釋器的各種語言，對適當(dāng)?shù)闹虚gISA的形式開發(fā)以及把那個中間ISA的微碼映射至目標(biāo)ISA，能夠通過把它們的開發(fā)分為更加簡單 的兩級(對于工程設(shè)計來說是一流的劃分和征服方法)而加快語言的可用性。如上所述，這可能對于在RISC上實現(xiàn)多語言支持也是一個策略，或者，對于把一個 語言對接至多個處理器也是一個策略。

　　·正如上面所討論的，通過把實現(xiàn)一個語言編譯器的過程分為兩級，就有可能為一種新的目標(biāo)機提供語言支持，較之于編寫特殊的目標(biāo)編譯器更加快。

　　·利用一個中間ISA指令而不是兩個或兩個以上的目標(biāo)ISA指令，代碼長度可以被減少。此外，通過從主存儲器減少指令抓取的數(shù)量可能改善性能。在這種情形下，中間ISA可能較之于固有的機器RISC ISA而創(chuàng)建一種CISC。

　　·對ISA僅僅部分支持而不是全部支持，可能簡化一種語言不常用部分的編譯器的編寫。對于支持ISA的新型處理器的硬件設(shè)計也可能在復(fù)雜性、設(shè)計努力以及項目風(fēng)險上被減少，因此，采用經(jīng)過很好測試的微碼實現(xiàn)的執(zhí)行來實現(xiàn)某些功能，可能較之于直接硬件實現(xiàn)來說是更好的替代方法。

　　·這一技術(shù)如果利用更多的現(xiàn)代處理技術(shù)的優(yōu)點可能會更好且時鐘速率更快，以提供對較老機器以及在更新的處理器上的指令集—對較老的ISA的一種虛擬化—的后向兼容性。下一步就是在軟件上完全執(zhí)行這個轉(zhuǎn)換，而完全不涉及任何微碼，這就需要各種技術(shù)改善以提供所需要的性能。這樣的改善可能包括較高頻率、邏輯、可能的多核以及更多的嵌入式存儲器。