電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>處理器/DSP>G.723.1編譯碼算法的DSP實現(xiàn)

G.723.1編譯碼算法的DSP實現(xiàn)

12下一頁全文

本文導(dǎo)航

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴

評論

查看更多

相關(guān)推薦

編譯碼的原理是什么? 如何對編譯碼算法進行仿真測試?

編譯碼的原理是什么?如何對編譯碼算法進行仿真測試?
2021-04-28 06:54:22

BCD譯碼實現(xiàn)_移位加3算法

BCD碼的硬件實現(xiàn),采用左移加3的算法,具體描述如下:(此處以8-bit 二進制碼為例) 1、左移要轉(zhuǎn)換的二進制碼1位2、左移之后,BCD碼分別置于百位、十位、個位3、如果移位后所在的BCD碼列大于或
2017-05-11 16:21:02

ITU Speech Codec音頻協(xié)議的相關(guān)資料分享

一、G.711音頻協(xié)議二、G.722.1音頻協(xié)議三、G.722.2音頻協(xié)議四、G.723.1音頻協(xié)議五、G.726音頻協(xié)議六、G.729音頻協(xié)議
2021-12-24 06:31:19

Matlab生成dsp6748算法編譯報錯

我最近在學(xué)習(xí)用matalb生成dsp6748使用的算法,按照創(chuàng)龍給的資料中使用 這篇pdf的做法,前面幾步都沒有問題,在最后一步編譯的時候報錯如下:想請問下創(chuàng)龍工程師,這個interface文件夾下的程序是什么功能,還有就是這樣的報錯應(yīng)該怎么解決?
2020-03-26 11:21:21

[共享] 基于DSP的電壓補償算法實現(xiàn)

本帖最后由 mr.pengyongche 于 2013-4-30 03:24 編輯 [共享] 基于DSP的電壓補償算法實現(xiàn) from hellodsp[url=www.7773.cc]
2011-08-23 18:20:53

什么是CVSD?其算法分析如何在FPGA中實現(xiàn)?

的不足,同時也方便在現(xiàn)場可編程門陣列(FPGA)中增加一些其他相關(guān)的應(yīng)用功能,因此在FPGA中實現(xiàn)CVSD語音編譯碼調(diào)制功能的前景將是非常廣闊的。這里將詳細介紹什么是CVSD?其算法分析如何在FPGA中實現(xiàn)?
2019-08-07 07:04:27

什么是Turbo 碼的迭代譯碼算法?當(dāng)前Turbo譯碼算法有哪些?有哪些形式的Turbo 碼?

什么是Turbo碼的迭代譯碼算法?Turbo 碼獲得優(yōu)異性能的第二個重要因素是應(yīng)用了基于最大后驗概率準(zhǔn)則 (MAP) 的迭代譯碼算法。當(dāng)前Turbo譯碼算法有哪些?(1) 標(biāo)準(zhǔn)算法(MAP)它對
2008-05-30 16:24:49

什么是硬判決和軟判決Viterbi 譯碼算法 ?

Viterbi 譯碼算法可以簡單概括為“相加-比較-保留”,譯碼器運行是前向的、無反饋的,實現(xiàn)過程并不復(fù)雜。我們來分析Viterbi 算法的復(fù)雜度: (n, k, N) 卷積碼的狀態(tài)數(shù)為 條幸存
2008-05-30 16:11:37

使用dsp c5517 實現(xiàn)viterbi (2,1,7)譯碼?譯碼的波特率是115200bps,有誰會的,可以私聊,有償?shù)摹?/a>

基于DSP的FFT算法實現(xiàn)

本帖最后由 mr.pengyongche 于 2013-4-30 02:23 編輯 基于DSP的FFT算法實現(xiàn)[url=www.6668.cc]
2012-08-17 13:56:25

基于FPGA的Viterbi譯碼算法該怎么優(yōu)化?

由于卷積碼優(yōu)良的性能,被廣泛應(yīng)用于深空通信、衛(wèi)星通信和2G、3G移動通信中。卷積碼有三種譯碼方法:門限譯碼、概率譯碼和Viterbi算法,其中Viterbi算法是一種基于網(wǎng)格圖的最大似然譯碼算法,是卷積碼的最佳譯碼方式,具有效率高、速度快等優(yōu)點。
2019-11-01 08:05:38

基于IP核的Viterbi譯碼實現(xiàn)

【摘要】:Viterbi譯碼器在通信系統(tǒng)中應(yīng)用非常普遍,針對采用DSP只能進行相對較低速率的Vit-erbi譯碼的問題,人們開始采用FPGA實現(xiàn)高速率Viterbi譯碼。本文首先簡單描述了
2010-04-26 16:08:39

如何實現(xiàn)OFDMA的核心DSP算法

本文將討論其中的前兩項:具體地說,首ff先是介紹如何實現(xiàn)OFDMA的核心DSP算法,然后是被LTE用來實現(xiàn)上行鏈路的新技術(shù),最后簡要介紹用于WiMAX和LTE的MIMO(所有IP方面的內(nèi)容不在本文討論范圍內(nèi))。本文討論的前提條件是采用軟件定義的架構(gòu)。
2021-06-01 06:49:13

應(yīng)用于LTE-OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實現(xiàn)

一種在FPGA中實現(xiàn)的基于軟判決的Viterbi譯碼算法,并以一個(2,1,2)、回溯深度為10的軟判決Viterbi譯碼算法為例驗證該算法,在Xilinx的XC3S500E芯片上實現(xiàn)了該譯碼器,最后對其性能做了分析?! £P(guān)鍵詞: OFDM;Viterbi譯碼;軟判決;FPGA
2009-09-19 09:41:24

怎么實現(xiàn)RS編譯碼器的設(shè)計?

本文研究了RS碼的實現(xiàn)方法,并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS編譯碼器的設(shè)計,同時對其進行了仿真和在線調(diào)試,并給出了功能仿真圖和測試結(jié)果。時序仿真結(jié)果表明,該編譯碼器能實現(xiàn)預(yù)期功能。
2021-06-21 06:23:53

怎么設(shè)計Turbo簡化譯碼算法的FPGA?

。Turbo碼現(xiàn)已成為深空通信的標(biāo)準(zhǔn),即第三代移動通信(3G)信道編碼方案[2]。Turbo碼雖然具有優(yōu)異的譯碼性能,但是由于其譯碼復(fù)雜度高,譯碼延時大等問題,嚴重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此,如何設(shè)計一個簡單有效的譯碼器是目前Turbo碼實用化研究的重點。
2019-08-22 07:28:46

怎樣去設(shè)計并實現(xiàn)CVSD語音編譯碼

本文介紹了基于FPGA的CVSD語音編譯碼的設(shè)計思路、具體實現(xiàn)以及和專用芯片CMX639之間的互相通信。
2021-04-30 06:32:01

截短Reed-Solomon碼譯碼器的FPGA實現(xiàn)

截短Reed-Solomon碼譯碼器的FPGA實現(xiàn)提出了一種改進的BM算法,并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實現(xiàn)方式。驗證表明,該算法能顯著提高基于FPGA的RS譯碼
2009-09-19 09:39:43

求大神講解 DSP怎么編譯一個G代碼編譯

我是初學(xué)者,我需要用DSP做一個G代碼編譯器。需要實現(xiàn)的功能是輸入一行G代碼,一個個將它讀入、分析。求大神們幫幫幫。謝謝了。
2014-05-27 12:22:35

突發(fā)通信中的Turbo碼編譯碼算法的FPGA實現(xiàn)

Turbo碼編碼器的FPGA實現(xiàn)Turbo碼譯碼器的FPGA實現(xiàn)Turbo碼編譯碼器的性能有哪些?
2021-05-07 06:06:23

IRA碼簡化譯碼算法的研究

不規(guī)則重復(fù)累計碼BP譯碼算法具有接近Shannon限優(yōu)越性能,但具有較高的復(fù)雜度。為了降低復(fù)雜度,提出了IRA碼最小和算法和曲線折線化算法。最小和算法具有簡單、容易實現(xiàn)的特
2008-11-20 12:12:209

基于DSP 的信道譯碼算法優(yōu)化

DSP 上移植算法,代碼優(yōu)化程度成為提高系統(tǒng)性能、縮短開發(fā)周期的瓶頸。同時針對復(fù)雜算法DSP 上的實現(xiàn), 也產(chǎn)生很多優(yōu)化策略、方法。本文以在數(shù)字通信系統(tǒng)中應(yīng)用廣泛的Viter
2009-04-15 11:15:4418

簡易編譯碼電路圖

簡易編譯碼電路圖
2009-05-19 10:47:269

IEEE 802.16e中LDPC譯碼器的實現(xiàn)

面向IEEE 802.16e 中 LDPC 碼,分析了各種譯碼算法譯碼性能,歸一化最?。∟MS)算法具備較高譯碼性能和實現(xiàn)復(fù)雜度低的特點。提出一種基于部分并行方式的LDPC 譯碼器結(jié)構(gòu),可以滿
2009-08-05 08:46:5924

G.723.1 語音壓縮算法的分析及DSP實現(xiàn)

本文首先闡述了G.723.1語音編解碼標(biāo)準(zhǔn)的流程。根據(jù)低功耗、高性能的16位定點的數(shù)字信號處理芯片TMS320DM642的特點對源代碼中運算量較大的模塊進行了代碼優(yōu)化。最后,在DSP
2009-08-10 10:00:1131

RS碼的軟判決譯碼DSP實現(xiàn)

RS 碼以其強大的糾正隨機錯誤和突發(fā)錯誤的能力,被廣泛地應(yīng)用于各種數(shù)字通信系統(tǒng)中,本文首先敘述了RS 碼譯碼的基本原理,給出了實現(xiàn)RS 碼軟判決譯碼的方法和用DSP 實現(xiàn)譯碼
2009-08-19 10:26:0722

基于可靠性更新的低復(fù)雜度B譯碼算法

基于可靠性更新的低復(fù)雜度B譯碼算法:基于部分符號更新策略的BP (Belief Propagation)譯碼算法減少了LDPC (Low-Density Parity-Check)碼的譯碼運算量,提高了譯碼效率。然而在其譯碼過程中,由
2009-10-29 13:09:2116

3G測試系統(tǒng)中的Viterbi譯碼及其DSP實現(xiàn)及優(yōu)化

3G測試系統(tǒng)中的Viterbi譯碼及其DSP實現(xiàn)及優(yōu)化 摘要 介紹了一種用于測試TD-SCDMA手機終端測試平臺中的關(guān)鍵技術(shù)——Viterbi譯碼。研究用約束度K=9的卷積編碼和最大似然Viterbi譯
2009-11-13 18:51:2518

準(zhǔn)循環(huán)LDPC碼的兩種典型快速譯碼算法研究

該文從譯碼速率、硬件實現(xiàn)的復(fù)雜度和誤碼率3 個方面對比研究了兩種典型的高速譯碼算法:Turbo 型和積算法與并行加權(quán)比特翻轉(zhuǎn)算法。以準(zhǔn)循環(huán)LDPC 碼為對象,給出了Turbo 型和積算
2009-11-25 15:26:589

基于DSP的Max-Log-MAP算法實現(xiàn)與優(yōu)化

Turbo 碼的工程應(yīng)用與實現(xiàn)是近年來研究工作的熱點。Turbo 碼采用反饋迭代譯碼結(jié)構(gòu),成員譯碼器使用最大后驗概率(MAP)譯碼算法譯碼,由于MAP 算法含有大量的指數(shù)運算與對數(shù)運算,
2009-11-27 15:15:317

基于TMS320C6713的G.723.1語音編解碼的實時實

ITU-T G.723.1 是一種用于多媒體通信的雙碼率語音編碼標(biāo)準(zhǔn)。本文在簡單介紹其編解碼算法和浮點數(shù)字信號處理器TMS320C6713 之后,著重介紹了該編解碼算法在TMS320C6713 DSK 上的軟件和硬
2009-11-27 15:31:2310

基于Nios的通用編譯碼器的設(shè)計

本文利用可編程邏輯的靈活性和Nios 的強大處理能力,將多種編譯碼模塊和微處理器模塊集成到一片F(xiàn)PGA 內(nèi)部,方便地實現(xiàn)了通用編譯碼器的設(shè)計。由于采用了VHDL 語言,使系統(tǒng)具有可移
2009-11-30 14:27:5622

G7231算法DSP上的優(yōu)化

在ITU-T 的G.723.1 語音編解碼算法基礎(chǔ)上,本文詳細介紹了該算法在定點 C 語言程序和全匯編程序實現(xiàn)時的關(guān)鍵技術(shù)和優(yōu)化策略,使優(yōu)化后的 G.723.1 編碼器在內(nèi)存占用率和運算復(fù)雜
2009-12-18 14:40:379

基于VCP的DSP維特比譯碼器的設(shè)計與實現(xiàn)

介紹了 TI 的TMS320C6416 DSP 片上Viterbi 譯碼協(xié)處理器(VCP)的結(jié)構(gòu)與原理。給出了一種使用鏈?zhǔn)紼DMA 結(jié)構(gòu)和“乒乓”緩沖技術(shù)提高VCP 譯碼過程并行性的方法。設(shè)計出基于MATLAB 的Link for
2009-12-23 15:19:4819

Turbo碼譯碼算法的改進研究

文章分析了Turbo 碼的MAP 類譯碼算法后,針對傳統(tǒng)Log—MAP 譯碼算法的特性,提出了一種改進的Log—MAP 譯碼算法。仿真結(jié)果表明,新的算法在降低譯碼復(fù)雜度的同時較好地保持了譯
2010-01-15 11:51:4713

CMI編譯碼電路的設(shè)計

數(shù)字光纖通信系統(tǒng)的原理框圖如圖1所示(其中調(diào)制器與解調(diào)器包括電光轉(zhuǎn)換與光電轉(zhuǎn)換功能),我們所做的工作是設(shè)計信道編譯碼部分的電路,在通信系統(tǒng)中所處的位置如圖中虛線
2010-04-20 22:33:1283

基于偏移量近似的改進型IRA譯碼算法研究

IRA碼的譯碼通常是利用BP譯碼算法實現(xiàn)的,但是BP譯碼算法的硬件電路復(fù)雜。為了讓譯碼算法在復(fù)雜度和譯碼性能之間取得較好的折衷,提出一種改進型IRA譯碼算法,該算法采用偏
2010-07-05 16:23:5621

集成SNR估計的LDPC碼譯碼器的設(shè)計與實現(xiàn)

基于TMS320C6416高性能通用DSP,實現(xiàn)了對AWGN信道的信噪比(SNR)估計,并以此估計值設(shè)計了一種低密度奇偶校驗(LDPC)碼的譯碼系統(tǒng);詳盡介紹了集成SNR估計的譯碼系統(tǒng)的實現(xiàn)方案和流程;仿真
2010-07-27 16:28:3211

LTE標(biāo)準(zhǔn)下Turbo碼編譯碼器的集成設(shè)計

針對固定碼長Turbo碼適應(yīng)性差的缺點,以LTE為應(yīng)用背景,提出了一種幀長可配置的Turbo編譯碼器的FPGA實現(xiàn)方案。該設(shè)計可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長,平衡譯碼
2010-11-11 16:07:5926

PCM編譯碼模塊原理

PCM編譯碼模塊原理 本模塊的原理方框圖圖5-2所示,模塊內(nèi)部使用+5V和-5V電壓,其中-5V電壓由-12V電源經(jīng)7905變換得到。
2008-10-21 13:31:107114

PCM編譯碼實驗

PCM編譯碼實驗 一、實驗?zāi)康?. 掌握PCM編譯碼
2008-10-21 13:35:458339

基于BIST的編譯碼器IP核測

基于BIST的編譯碼器IP核測 隨著半導(dǎo)體工藝的發(fā)展,片上系統(tǒng)SOC已成為當(dāng)今一種主流技術(shù)?;贗P復(fù)用的SOC設(shè)計是通過用戶自定義邏輯(UDL)和連線將IP核整合
2008-12-27 09:25:39794

LDPC編譯碼

LDPC編譯碼LDPC碼是一種線性分組奇偶校驗碼,它采用基于因子圖的置信傳播(Belief Propagation,BP)迭代譯碼算法進行譯碼。其性能接近Turbo碼,不規(guī)則LDPC碼甚至超過Tur
2009-03-01 17:36:051798

PCM編譯碼 實驗

實驗九  PCM編譯碼    一、實驗?zāi)康?     1. 掌握PCM編譯碼原理。    2. 掌握PCM基帶信號的形成過程
2009-04-01 14:44:4910289

編譯碼一體電路圖

編譯碼一體電路圖
2009-04-18 15:34:48752

單片ZH8901編譯碼電路

單片ZH8901編譯碼電路
2009-04-18 15:36:11910

G.723.1編譯碼算法DSP實現(xiàn)

【摘 要】 介紹了ITU-TG.723.1標(biāo)準(zhǔn)語音編譯碼器的算法及其在ADSP-2181芯片上的實現(xiàn) 。軟硬件結(jié)合實現(xiàn)了語音信號的采樣和實時編譯碼,完全符合ITU-TG.723.1標(biāo)準(zhǔn)的定點算法
2009-05-10 19:54:111283

RS編譯碼的一種硬件解決方案

摘要:提出了基于歐氏算法和頻譜分析相結(jié)合的RS碼硬件編譯碼方法;利用FPGA芯片實現(xiàn)了GF(2 8)上最高速率為50Mbps、最大延時為640ns的流式譯碼方案,滿足了高速
2009-06-20 14:19:33856

ADPCM編譯碼系統(tǒng)電路

ADPCM編譯碼系統(tǒng)電路 模擬信號
2009-10-11 11:07:301365

噪聲消除的DSP算法研究

噪聲消除的DSP算法研究  在語音傳輸?shù)倪^程中,語音增強方案經(jīng)常被采用。它使用FEC編碼技術(shù)(由卷積編碼和維特比譯碼算法組成)進行數(shù)據(jù)傳輸,有著大批量的數(shù)據(jù)運
2009-11-19 10:49:512466

G.723.1算法DSP上的優(yōu)化

G.723.1算法DSP上的優(yōu)化   1 引言   G.723.1是刪組織于1996年推出的一種低碼率的語音編碼算法標(biāo)準(zhǔn),也是目前該組織頒布的語音壓縮標(biāo)準(zhǔn)中碼率最低的一種標(biāo)
2010-04-12 15:19:35721

語音編解碼算法G.723.1DSP上的優(yōu)化

1 引言G.723.1是刪組織于1996年推出的一種低碼率的語音編碼算法標(biāo)準(zhǔn),也是目前該組織頒布的語音壓縮標(biāo)準(zhǔn)中碼率最低的一種標(biāo)準(zhǔn)。G.723.1主要用于對語音及其它多媒體聲音信
2010-06-03 09:23:41705

分紹了G.723.1標(biāo)準(zhǔn)的DSP代碼優(yōu)化

G.723.1是刪組織于 1996年推出的一種低碼率的語音編碼算法標(biāo)準(zhǔn),也是目前該組織頒布的語音壓縮標(biāo)準(zhǔn)中碼率最低的一種標(biāo)準(zhǔn)。 G.723.1主要用于對語音及其它多媒體聲音信號的
2010-07-02 09:06:57946

基于最小和高效LDPC譯碼算法

針對低密度奇偶校驗(LDPC)譯碼算法性能低的問題,提出一種基于最小和的高效譯碼算法。該算法從概率的角度分析消息的傳遞過程中校驗節(jié)點的更新過程,得到近似的最小和算法等式,
2011-05-18 18:54:200

基于DSP的TURBO編譯碼器的設(shè)計

基于Log_MAP 算法, 提出了一種TURBO 碼DSP 實現(xiàn)方案。利用內(nèi)聯(lián)函數(shù)、循環(huán)展開, 軟件流水線技術(shù)對算法進行了優(yōu)化, 在TMS320C6416 芯片上實現(xiàn)了36Mbps 的編碼速率及1.6Mbps 譯碼速率(5 次迭代)。該
2011-05-24 17:29:1033

Viterbi譯碼器回溯算法實現(xiàn)

該文介紹了兩種Viterbi 譯碼器回溯譯碼算法,通過對這兩種算法硬件實現(xiàn)結(jié)構(gòu)上的優(yōu)化,給出了這兩種算法的FPGA 實現(xiàn)方法,比較了兩種實現(xiàn)方法的優(yōu)缺點。最后將其應(yīng)用在實際的Viter
2011-05-28 15:18:4833

雙網(wǎng)傳真機的編譯碼電路設(shè)計

雙網(wǎng)傳真系統(tǒng)完成與Internet和PSTN網(wǎng)絡(luò)的傳真通信,采用嵌入式系統(tǒng)的設(shè)計思路劃分軟硬件。其中,傳真協(xié)議采用軟件實現(xiàn),傳真編譯碼和外圍設(shè)備控制器采用硬件實現(xiàn),以降低設(shè)計復(fù)雜
2011-07-12 11:19:591523

Turbo譯碼研究及其DSP實現(xiàn)

Turbo碼是近年來通信系統(tǒng)糾錯編碼領(lǐng)域的重大突破,他以其接近Shannon限的優(yōu)越性能博得眾多學(xué)者的青睞。本文采用基于Max-Log-Map的優(yōu)化譯碼算法,對狀態(tài)量度歸一化計算和滑動窗算法
2011-09-13 09:38:551438

赫夫曼編譯碼系統(tǒng)的設(shè)計與實現(xiàn)

從赫夫曼樹定義及算法出發(fā),介紹了一個赫夫曼編譯碼系統(tǒng)的設(shè)計與實現(xiàn)過程。這對于深入理解數(shù)據(jù)結(jié)構(gòu)、程序設(shè)計有益。
2011-10-19 14:44:0131

改進的Turbo乘積碼譯碼算法

針對Turbo乘積碼(TPC)譯碼復(fù)雜度高、運算量大的缺點,分析了一種改進的TPC譯碼算法。該算法以Chase迭代算法為基礎(chǔ),通過對錯誤圖樣重新排序產(chǎn)生新的測試序列,其伴隨式可從前次伴
2011-12-05 14:07:5520

基于STM32F103RET6的編譯碼系統(tǒng)

本文提出了一種基于STM32F103RET6的編譯碼系統(tǒng)方案,利用了STM32F103RET6強大的定時器功能,采用靈活的編譯碼方式,傳輸速率和數(shù)據(jù)幀格式都可以根據(jù)需要完全自行定義。
2012-03-04 14:38:456523

基于FPGA的高速RS編譯碼實現(xiàn)

本文介紹了 RS[ 255, 223 ]編譯碼器的 FPGA設(shè)計和基于線形反饋移位寄存器的編碼器設(shè)計 , 以及由伴隨式計算、關(guān)鍵方程求解、錢氏搜索、Forney算法等功能模塊組成的譯碼器。為了實現(xiàn)簡單
2012-05-22 10:43:4045

改進的Max-Log-Map譯碼算法DSP實現(xiàn)

針對傳統(tǒng)的Max-Log-Map譯碼算法時效性差、存儲空間開銷大的特點,本文對傳統(tǒng)的Max-Log-Map譯碼算法進行了改進。改進的算法對前、后向度量使用了蝶形結(jié)構(gòu)圖,便于DSP實現(xiàn);將原始幀均分
2012-07-27 17:55:1642

基于FPGA的RS碼譯碼器的設(shè)計

介紹了符合CCSDS標(biāo)準(zhǔn)的RS(255,223)碼譯碼器的硬件實現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時域譯碼算法,主要包括了修正后的無逆BM迭代譯碼算法,錢搜索算法和Forney算法。采用了三級流水線結(jié)構(gòu)實現(xiàn)
2013-01-25 16:43:4668

DSP算法的c語言實現(xiàn)

DSP算法的c語言實現(xiàn),又需要的朋友下來看看。
2016-05-09 10:59:260

基于DSP的BOC信號捕獲算法實現(xiàn)_陳昌川

基于DSP的BOC信號捕獲算法實現(xiàn)_陳昌川
2017-01-08 10:30:293

基于FPGA的3B4B編譯碼電路

基于FPGA的3B4B編譯碼電路
2017-02-07 14:58:1811

基于PCI總線的RS編譯碼接口卡的設(shè)計

本文從研究應(yīng)用于AOS系統(tǒng)的RS(255,223)編譯碼接口卡出發(fā),深入地分析和研究了糾錯碼原理、RS編譯碼算法與設(shè)計、PCI總線標(biāo)準(zhǔn)與設(shè)計和FPGA技術(shù)。 隨著科技的發(fā)展,糾錯碼技術(shù)在通信領(lǐng)域
2017-08-31 14:50:394

基于定點DSP的ART算法實現(xiàn)研究

基于定點DSP的ART算法實現(xiàn)研究
2017-10-19 11:13:3514

DSP最小系統(tǒng)設(shè)計及基本算法實現(xiàn)

DSP最小系統(tǒng)設(shè)計及基本算法實現(xiàn)
2017-10-20 09:45:4511

非規(guī)則LDPC碼譯碼改進算法概述及DSP實現(xiàn)分析

為了降低非規(guī)則低密度奇偶校驗(low-densityparity-check,LDPC)碼譯碼算法的復(fù)雜度,提出一種適合數(shù)字信號處理囂(digital signal processor,DSP實現(xiàn)
2017-10-20 10:41:110

DSP嵌入式系統(tǒng)開發(fā)典型案例,第9章 Viterbi譯碼及其實現(xiàn)

DSP嵌入式系統(tǒng)開發(fā)典型案例,第9章 Viterbi譯碼及其實現(xiàn)
2017-10-20 14:23:374

基于DSPG.723.1數(shù)字對講機基帶系統(tǒng)中的應(yīng)用分析

效率,已成為當(dāng)前急需解決的問題之一。DSP數(shù)字信號處理器的運算能力越來越強,本設(shè)計采用TI公司的通用定點DSP TMS320C5509A作為基帶系統(tǒng)的處理器,主要對G.723.1語音壓縮編碼在頻帶、DSP資源有限的數(shù)字對講機基帶系統(tǒng)中的具體應(yīng)用進行
2017-10-24 10:22:420

DSP信道譯礙算法優(yōu)化

2Mbps視頻數(shù)據(jù)流的Viterbi算法的移植與優(yōu)化策略、技巧。 1 Viterbi算法原理簡介 Viterbi譯碼算法是由Viterbi于1967年提出的一種最大似然譯碼方法,譯碼器根據(jù)接收序列R按最大
2017-10-24 11:41:300

基于DSPG.723.1語音編碼算法實現(xiàn)方案分析

語音壓縮處理方法,G.723.1 語音編碼 算法 便是ITU-T(國際電信聯(lián)盟電信標(biāo)準(zhǔn)化部門)制定的H.324協(xié)議簇首推的標(biāo)準(zhǔn)算法,主要用于低比特率多媒體業(yè)務(wù)的話音或其他音頻信號分量的壓縮。它是一種雙速率語音編碼標(biāo)準(zhǔn),其中6.3 kb/s的速率提供了
2017-10-25 10:05:221

基于DSP的語音編解碼算法G.723.1優(yōu)化分析

1 引言 G.723.1是刪組織于1996年推出的一種低碼率的語音編碼算法標(biāo)準(zhǔn),也是目前該組織頒布的語音壓縮標(biāo)準(zhǔn)中碼率最低的一種標(biāo)準(zhǔn)。G.723.1主要用于對語音及其它多媒體聲音信號的壓縮,目前
2017-10-25 11:13:560

語音編解碼算法G.723.1DSP上的優(yōu)化

1 引言 G.723.1是刪組織于1996年推出的一種低碼率的語音編碼算法標(biāo)準(zhǔn),也是目前該組織頒布的語音壓縮標(biāo)準(zhǔn)中碼率最低的一種標(biāo)準(zhǔn)。G.723.1主要用于對語音及其它多媒體聲音信號的壓縮,目前
2017-11-01 16:03:400

詳解G.723.1算法DSP上的優(yōu)化

1 引言 G.723.1是刪組織于1996年推出的一種低碼率的語音編碼算法標(biāo)準(zhǔn),也是目前該組織頒布的語音壓縮標(biāo)準(zhǔn)中碼率最低的一種標(biāo)準(zhǔn)。G.723.1主要用于對語音及其它多媒體聲音信號的壓縮,目前
2017-11-02 10:43:040

基于TMS320C6201的G.723.1多通道語音編解碼分析

優(yōu)化方法以降低計算量,最后給出了各個主要模塊的性能指標(biāo)。該實現(xiàn)能夠在200MHz的C6201 DSP上實現(xiàn)16路語音信號的實時編解碼,完全符合ITU-T G.723.1標(biāo)準(zhǔn)的定點算法,通過了ITU-T的所有測試
2017-11-06 14:55:131

基于FPGA的極化碼的SC譯碼算法結(jié)構(gòu)的改進方法

在二進制離散無記憶信道中極化碼可以達到其信道極限容量,并且實現(xiàn)的復(fù)雜度較低,這在通信領(lǐng)域無疑是一個重大突破,因此在FPGA中實現(xiàn)極化碼的譯碼有著非常重要的研究意義。首先介紹了SC
2017-11-15 16:50:254335

基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計

了硬件資源的消耗量。該方法適合于采用校驗矩陣進行編碼和譯碼的情況,不僅適用于全并行的編譯碼器結(jié)構(gòu),同時也適用于目前廣泛采用的部分并行結(jié)構(gòu),且能夠使用和積、最小和等多種譯碼算法。
2017-11-22 07:34:013928

基于Turbo碼編譯碼算法的FPGA實現(xiàn)突發(fā)數(shù)據(jù)通信

中小長度的數(shù)據(jù)報文業(yè)務(wù)為主,所以突發(fā)通信中的Turbo碼的碼長也是中等長度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應(yīng)用,研究了短幀長Turbo碼編譯碼算法的FPGA實現(xiàn)實現(xiàn)中采用了優(yōu)化的編譯碼算法,以降低譯碼復(fù)雜度和譯碼延時。最后仿真和測試了Turbo譯碼器的糾錯性能和吞吐量。
2018-07-12 08:15:003246

基于分段函數(shù)修正和預(yù)檢測的譯碼算法

不規(guī)則重復(fù)累積碼(IRA)的譯碼通常采用置信傳播(BP)譯碼算法,然而BP譯碼算法需進行雙曲正切函數(shù)計算,復(fù)雜度高,不利于硬件實現(xiàn)。為此,提出一種基于分段函數(shù)修正和預(yù)檢測機制結(jié)合的譯碼算法,通過對折
2018-01-08 15:52:390

基于短LT碼的級聯(lián)編譯碼算法

coding,RS-CC碼)以構(gòu)造等效刪除信道,并采用實時性高的短I_T碼實現(xiàn)糾刪功能。設(shè)計了一種適合短I.T碼的譯碼算法,同時給出了編碼度分布的選取方法。仿真結(jié)果表明,與已有短噴泉碼相比,文中短I_T碼成功譯碼時所需編碼冗余更少,應(yīng)用到級聯(lián)方案后的數(shù)據(jù)傳輸可靠性明顯提高
2018-03-20 16:19:120

Turbo碼的編譯碼基本原理和常用編譯碼算法分析及仿真程序

第三代移動通信系統(tǒng)多種方案中,考忠將Turbo碼作為無線信道的編碼標(biāo)準(zhǔn)之- ~。 本文討論了Turbo碼的編譯碼基本原理,對Turbo碼的幾種常用的編譯碼算法進行了分析,并在給出編譯碼器模型的基礎(chǔ)上,用MATLAB語言實現(xiàn)了整個系統(tǒng)的計算機仿真并給出參
2019-01-04 10:40:4219

基于FPGA的極化碼的SCL譯碼算法研究

極化碼的譯碼算法研究近年來發(fā)展迅速,其中成為研究熱點的連續(xù)刪除(Successive Cancellation,SC)譯碼算法的基本思想是通過對信息位的比特似然概率值的判斷來進行譯碼
2019-01-06 11:19:554845

如何在DSP芯片上實現(xiàn)Matlab的仿真算法

當(dāng)用Matlab完成數(shù)字信號處理算法仿真后,如何在DSP芯片上實時實現(xiàn),是電氣信息類大學(xué)生需要掌握的一項重要的工程實踐能力。在仿真過程中,有算法移植、DSP工程建立和算法實現(xiàn)這三個關(guān)鍵環(huán)節(jié)。本文介紹
2020-09-10 16:08:1232

如何進行DSP的軟件編程及使用算法實現(xiàn)的學(xué)習(xí)教程說明

本文檔的主要內(nèi)容詳細介紹的是如何進行DSP的軟件編程及使用算法實現(xiàn)的學(xué)習(xí)教程說明包括了: DSP應(yīng)用系統(tǒng)的一般開發(fā)流程,DSP與MCS51、PC硬件結(jié)構(gòu)對算法的影響,針對不同的算法來選擇DsP與編程語言,DSP常用算法簡介,DSP算法的仿真,DSP算法的移植與實現(xiàn)。
2020-09-16 17:49:0017

基于32位浮點DSP芯片TMS320C6713實現(xiàn)語音編解碼系統(tǒng)的設(shè)計

本系統(tǒng)使用TI公司浮點型DSP TMS320C6713實現(xiàn)G.723.1等語音編解碼,為G.723.1、G.729等常用的低碼率語音壓縮標(biāo)準(zhǔn)提供運行及測試硬件平臺。有別于大多數(shù)編解碼系統(tǒng),本設(shè)計采用
2020-09-21 09:58:073122

如何使用FPGA實現(xiàn)結(jié)構(gòu)化LDPC碼的高速編譯碼

結(jié)構(gòu)化LDPC碼可進行相應(yīng)擴展通過對編譯碼算法,優(yōu)化編譯碼結(jié)構(gòu)進行調(diào)整,降低了編譯碼囂硬件實現(xiàn)中的關(guān)鍵路徑遲延,并采用Xilinx公司的Virtex一4 VLX80 FPGA芯片實現(xiàn)了一個碼長10 240,碼率1/2的非正則結(jié)構(gòu)化LDPC碼編碼器和譯碼器。實現(xiàn)結(jié)果表明:該編碼器信息吞吐量為1.878 Gb/
2021-03-26 15:58:0012

基于軟件無線電的NRLDPC編譯碼設(shè)計與實現(xiàn)

基于軟件無線電的NRLDPC編譯碼設(shè)計與實現(xiàn)
2021-05-28 10:07:045

DSP軟件編程與算法實現(xiàn)

DSP軟件編程與算法實現(xiàn)的過程說明。
2021-05-28 14:34:4424

基于VHDL語言的循環(huán)碼編譯碼系統(tǒng)的設(shè)計

電子發(fā)燒友網(wǎng)站提供《基于VHDL語言的循環(huán)碼編譯碼系統(tǒng)的設(shè)計.pdf》資料免費下載
2023-10-13 14:31:371

漢明碼編譯碼文檔

電子發(fā)燒友網(wǎng)站提供《漢明碼編譯碼文檔.doc》資料免費下載
2023-11-17 16:04:060

已全部加載完成