您的位置:電子發(fā)燒友網(wǎng) > 電子技術(shù)應用 > 嵌入式技術(shù) > FPGA/ASIC技術(shù) >
PLD設(shè)計速成(8)-下載驗證(3)
2012年05月18日 16:56 來源:本站整理 作者:秩名 我要評論(0)
一定要打開編程窗口才可以看到這些設(shè)置)
設(shè)置如下:Hardware Type 選擇ByteBlaster[MV]
點擊圖中的Program,將看到紅條不斷添滿狀態(tài)條,最后彈出編程成功的窗口,如圖
點OK
現(xiàn)在你就可以通過JX002B上的硬件資源來驗證表決器功能是否正確,按下表的指撥開關(guān)SW1、SW2、SW3狀態(tài)來進行完全測試
通過測試,設(shè)計的表決器功能完全正確
至此,一個相對完整的PLD設(shè)計的流程已經(jīng)講完了,不是很難吧,其實學習PLD設(shè)計比學習單片機或DSP更簡單,不過想把設(shè)計做的可靠,高效,還需要進一步的學習和總結(jié)。
本文導航
- 第 1 頁:PLD設(shè)計速成(8)-下載驗證(1)
- 第 2 頁:穩(wěn)壓電源和實驗板連接端
- 第 3 頁:選擇適當?shù)木幊唐?/strong>