譯碼器1. 譯碼器定義譯碼器是一種用以檢測(cè)輸入位（碼）的特定組合是否存在，并以特定的輸出電平來(lái)指示這種特定碼的存在的數(shù)字電路?！稊?shù)字電子技術(shù)基礎(chǔ)系統(tǒng)方法》譯碼器的功能是將具有特定含義的二進(jìn)制碼
2021-12-07 09:37:27
BCD碼的硬件實(shí)現(xiàn)，采用左移加3的算法，具體描述如下：（此處以8-bit 二進(jìn)制碼為例） 1、左移要轉(zhuǎn)換的二進(jìn)制碼1位2、左移之后，BCD碼分別置于百位、十位、個(gè)位3、如果移位后所在的BCD碼列大于或
2017-05-11 16:21:02
FPGA實(shí)現(xiàn)的 FFT 處理器的硬件結(jié)構(gòu)。接收單元采用乒乓RAM 結(jié)構(gòu), 擴(kuò)大了數(shù)據(jù)吞吐量。中間數(shù)據(jù)緩存單元采用雙口RAM , 減少了訪問(wèn)RAM 的時(shí)鐘消耗。計(jì)算單元采用基 2 算法, 流水線結(jié)構(gòu), 可在
2017-11-21 15:55:13
論壇里面的大神們，有沒(méi)有已經(jīng)完成LDPC碼編譯碼算法的FPGA實(shí)現(xiàn)，本人目前在做這方面的項(xiàng)目，時(shí)間比較緊，緊急求購(gòu)IP核。。
2012-04-16 23:43:28
BP算法、最小和算法、Offset最小和算法、改進(jìn)的譯碼，如何用vs編碼實(shí)現(xiàn)
2017-05-08 22:01:02
【作者】：申睿;鄧運(yùn)松;向波;陳赟;曾曉洋;【來(lái)源】：《小型微型計(jì)算機(jī)系統(tǒng)》2010年03期【摘要】：提出一種通用的QC-LDPC碼譯碼器架構(gòu).該架構(gòu)采用一種特殊的綁定結(jié)構(gòu)和一個(gè)可配置的循環(huán)移位網(wǎng)
2010-04-24 09:26:56
的不足，同時(shí)也方便在現(xiàn)場(chǎng)可編程門陣列(FPGA)中增加一些其他相關(guān)的應(yīng)用功能，因此在FPGA中實(shí)現(xiàn)CVSD語(yǔ)音編譯碼調(diào)制功能的前景將是非常廣闊的。這里將詳細(xì)介紹什么是CVSD？其算法分析如何在FPGA中實(shí)現(xiàn)？
2019-08-07 07:04:27
什么是Turbo碼的迭代譯碼算法？Turbo 碼獲得優(yōu)異性能的第二個(gè)重要因素是應(yīng)用了基于最大后驗(yàn)概率準(zhǔn)則 (MAP) 的迭代譯碼算法。當(dāng)前Turbo譯碼算法有哪些？（1） 標(biāo)準(zhǔn)算法(MAP)它對(duì)
2008-05-30 16:24:49
提高。這種級(jí)聯(lián)碼結(jié)構(gòu)最早于80 年代被美國(guó)宇航局NASA 加入深空遙測(cè)信號(hào)的傳輸協(xié)議，目前在視頻通信中廣為應(yīng)用。道有少量隨機(jī)錯(cuò)誤時(shí)，通過(guò)內(nèi)碼就可以糾正；如信道的突發(fā)錯(cuò)誤超出內(nèi)碼的譯碼能力，則由外碼來(lái)糾正
2008-05-30 16:16:10
和概率譯碼兩種。代數(shù)譯碼根據(jù)卷積碼自身的代數(shù)結(jié)構(gòu)進(jìn)行譯碼，計(jì)算簡(jiǎn)單；概率譯碼則在計(jì)算時(shí)考慮信道的統(tǒng)計(jì)特性，計(jì)算較復(fù)雜，但糾錯(cuò)效果好得多。典型的算法如：Viterbi 譯碼、序列譯碼等。隨著硬件技術(shù)的發(fā)展，概率譯碼已占統(tǒng)制地位。[此貼子已經(jīng)被作者于2008-5-30 16:09:13編輯過(guò)]
2008-05-30 16:06:52
什么是硬判決和軟判決Viterbi 譯碼算法 ？接收到的符號(hào)首先經(jīng)過(guò)解調(diào)器判決，輸出0、1 碼，然后再送往譯碼器的形式，稱為硬判決譯碼。即編碼信道的輸出是0、1 的硬判決信息。我們選擇似然概率P
2008-05-30 16:11:37
有沒(méi)有關(guān)于曼徹斯特碼譯碼的程序思路或樣例？
2015-05-19 11:27:34
地圖匹配的原理是什么？地圖匹配算法是什么？改進(jìn)的地圖匹配方法有何優(yōu)點(diǎn)？
2021-05-13 06:09:16
用了 3 種不同的方法計(jì)算其功率值。方法一 在 FPGA 內(nèi)根據(jù)檢波法的原理計(jì)算下行同步碼 64 個(gè)碼片的功率（AGC 模塊圖 2 中的 dcmt 部分）?？紤] TD 的幀結(jié)構(gòu)，保護(hù)時(shí)隙 GP 的功率很小
2020-08-14 09:06:10
由于卷積碼優(yōu)良的性能，被廣泛應(yīng)用于深空通信、衛(wèi)星通信和2G、3G移動(dòng)通信中。卷積碼有三種譯碼方法：門限譯碼、概率譯碼和Viterbi算法，其中Viterbi算法是一種基于網(wǎng)格圖的最大似然譯碼算法，是卷積碼的最佳譯碼方式，具有效率高、速度快等優(yōu)點(diǎn)。
2019-11-01 08:05:38
。另外由于旋轉(zhuǎn)因子需要進(jìn)行0°、-90°或+90°三種預(yù)旋轉(zhuǎn)，所以預(yù)旋轉(zhuǎn)還要分配兩位二進(jìn)制數(shù)，這樣存儲(chǔ)旋轉(zhuǎn)系數(shù)的ROM就為18位的ROM。改進(jìn)的CORDIC算法結(jié)構(gòu)如圖1所示，所有旋轉(zhuǎn)因子所對(duì)應(yīng)
2011-07-11 21:32:29
。1 適用于圖像分割的改進(jìn)遺傳算法1.1 算法的基本原理1.1.1 編 碼 基于坐標(biāo)位置的閾值分割法(閾值曲面方法)具有抗噪聲能力強(qiáng)的特點(diǎn),對(duì)一些用單閾值分割法不易
2009-09-19 09:36:47
糾錯(cuò)方法,廣泛應(yīng)用于衛(wèi)星通信和移動(dòng)通信中。V iterbi譯碼算法是用于卷積碼譯碼的一種最大似然算法,采用迭代譯碼原理。為提高譯碼性能,Hagenauer提出了軟判決V iterbi算法(SOVA),該算法序列檢測(cè)的概率最大,比硬判決提高2.2 dB。早全文下載
2010-04-26 16:08:39
對(duì)不同的設(shè)計(jì)方法進(jìn)行分析和比較，選擇優(yōu)化的設(shè)計(jì)方法，利用VHDL分別設(shè)計(jì)（15，7）BCH碼的編碼器和譯碼器，并能夠?qū)刹糠诌M(jìn)行單獨(dú)仿真調(diào)試，實(shí)現(xiàn)其相應(yīng)的功能。
2012-05-10 11:36:06
LDPC碼是近年來(lái)發(fā)展較快且日趨成熟的一種信道編碼方案，因其具有的優(yōu)越性能和實(shí)用價(jià)值而被人們認(rèn)知，但由于隨機(jī)結(jié)構(gòu)的LDPC碼編譯碼器硬件實(shí)現(xiàn)較為復(fù)雜，具有的準(zhǔn)循環(huán)特性QC_LDPC碼已成為IEEE802.11n(WiFi)、IEEE802.16e(WiMAX)、(DVB—S2)等眾多標(biāo)準(zhǔn)的信道編碼方案。
2019-09-30 07:19:45
一種在FPGA中實(shí)現(xiàn)的基于軟判決的Viterbi譯碼算法，并以一個(gè)(2，1，2)、回溯深度為10的軟判決Viterbi譯碼算法為例驗(yàn)證該算法，在Xilinx的XC3S500E芯片上實(shí)現(xiàn)了該譯碼器，最后對(duì)其性能做了分析?！ ￡P(guān)鍵詞： OFDM；Viterbi譯碼；軟判決；FPGA
2009-09-19 09:41:24
本文通過(guò)對(duì)長(zhǎng)BCH碼優(yōu)化方法的研究與討論，針對(duì)標(biāo)準(zhǔn)中二進(jìn)制BCH碼的特性，設(shè)計(jì)了實(shí)現(xiàn)該譯碼器的FPGA硬件結(jié)構(gòu)。
2021-06-15 09:23:27
BCH碼是目前最為常用的糾錯(cuò)碼之一，我國(guó)的數(shù)字電視廣播地面?zhèn)鬏敇?biāo)準(zhǔn)DTMB也使用了縮短的BCH碼作為前向糾錯(cuò)編碼的外碼。針對(duì)該BCH碼的特點(diǎn)，采用BM譯碼算法，設(shè)計(jì)了一種實(shí)時(shí)譯碼器。與其它設(shè)計(jì)方案
2021-05-25 07:04:32
本文研究了RS碼的實(shí)現(xiàn)方法，并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS編譯碼器的設(shè)計(jì)，同時(shí)對(duì)其進(jìn)行了仿真和在線調(diào)試，并給出了功能仿真圖和測(cè)試結(jié)果。時(shí)序仿真結(jié)果表明，該編譯碼器能實(shí)現(xiàn)預(yù)期功能。
2021-06-21 06:23:53
Turbo碼自1993年提出以來(lái)[1]，由于其接近香農(nóng)極限的優(yōu)異譯碼性能，一直成為編碼界研究的熱點(diǎn)。近年來(lái)，用戶對(duì)通信質(zhì)量的要求越來(lái)越高，學(xué)者們已將研究重點(diǎn)從理論分析轉(zhuǎn)移到Turbo碼的實(shí)用化上來(lái)
2019-08-22 07:28:46
基于FPGA的Turbo碼編譯碼器各模塊實(shí)現(xiàn)的 VHDL或verilog HDL程序。急求啊謝謝大神啦??！
2015-06-08 22:45:24
截短Reed-Solomon碼譯碼器的FPGA實(shí)現(xiàn)提出了一種改進(jìn)的BM算法，并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實(shí)現(xiàn)方式。驗(yàn)證表明，該算法能顯著提高基于FPGA的RS譯碼
2009-09-19 09:39:43
截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)提 出 了 一 種 改 進(jìn) 的 算 法 并 在 此 基 礎(chǔ) 上 提 出 了 一 種 大 量 采 用 并 行 結(jié) 構(gòu) 的 截 短 碼譯 碼 器 的 實(shí)
2012-08-11 15:50:06
標(biāo)準(zhǔn)中LDPC碼的構(gòu)造、編碼及解碼算法原理,結(jié)合MAT-LAB仿真對(duì)其算法有效性進(jìn)行了分析比較。【關(guān)鍵詞】：數(shù)字電視傳輸系統(tǒng);;低密度奇偶校驗(yàn)碼;;DMB-TH;;編譯碼器【DOI】：CNKI:SUN
2010-04-23 11:36:52
畢業(yè)設(shè)計(jì) 基于EDA的CMI碼編碼譯碼器的設(shè)計(jì)，共20頁(yè)，7505字 摘要 CMI碼是一種應(yīng)用于PCM四次群和光纖傳輸系統(tǒng)中的常用線路碼型，它具有碼變換設(shè)備簡(jiǎn)單、便于時(shí)鐘提取、有一定的糾錯(cuò)能力
2009-03-25 13:19:20
Turbo碼編碼器的FPGA實(shí)現(xiàn)Turbo碼譯碼器的FPGA實(shí)現(xiàn)Turbo碼編譯碼器的性能有哪些？
2021-05-07 06:06:23
編譯碼的原理是什么？如何對(duì)編譯碼算法進(jìn)行仿真測(cè)試？
2021-04-28 06:54:22
在做HDB3碼編譯碼器的實(shí)驗(yàn)，查到資料說(shuō)FPGA只能處理單極性碼，而HDB3碼是雙極性碼。想請(qǐng)教下是所有的FPGA的芯片都只能處理單極性碼么？如果是的，那么想處理雙極性碼的話要加什么樣的輔助電路才能用FPGA處理雙極性碼？
2016-09-14 16:31:36
數(shù)字圖像處理原理是什么？簡(jiǎn)單Ferret算法原理是什么？改進(jìn)的Ferret算法原理有哪些步驟？改進(jìn)的Ferret算法和目前常用的測(cè)量算法有哪些不同？
2021-04-15 06:58:37
Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)快速浮_定點(diǎn)PID控制器FPGA的研究與實(shí)現(xiàn)一種密鑰可配置的DES加密算法的FPGA實(shí)現(xiàn)應(yīng)用于LTE_OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實(shí)現(xiàn)[hide][/hide]
2012-02-02 17:26:14
針對(duì)交互式遺傳算法中收斂速度慢和容易陷入局部收斂的缺點(diǎn)，提出遺傳算法算子的一些改進(jìn)策略，即利用定位部分優(yōu)良基因方法，使這些基因較好地遺傳到下一代。改進(jìn)的算法能
2009-04-03 08:38:14
17 本文基于Altera的FPGA（StatixⅡ-EP2S30F484C3）架構(gòu)，實(shí)現(xiàn)了碼率為1/2，幀長(zhǎng)為1008bits的規(guī)則（3,6）LDPC碼譯碼器。所采用的最小-和算法相對(duì)于傳統(tǒng)的和-積算法在不損失譯碼性能的前提下，
2009-06-06 14:12:2031 本文討論了一種可在FPGA 上實(shí)現(xiàn)的FFT 結(jié)構(gòu)。該結(jié)構(gòu)采用基于流水線結(jié)構(gòu)和快速并行乘法器的蝶形處理器。乘法器采用改進(jìn)的Booth 算法，簡(jiǎn)化了部分積符號(hào)擴(kuò)展，使用Wallace 樹結(jié)構(gòu)和4-2
2009-09-11 15:46:4016 基于可靠性更新的低復(fù)雜度B譯碼算法:基于部分符號(hào)更新策略的BP (Belief Propagation)譯碼算法減少了LDPC (Low-Density Parity-Check)碼的譯碼運(yùn)算量，提高了譯碼效率。然而在其譯碼過(guò)程中，由
2009-10-29 13:09:2116 該文結(jié)合雙向M-BCJR 算法，提出了一種用于頻率選擇性信道條件下的V-BLAST 系統(tǒng)的改進(jìn)迭代譯碼算法。該算法通過(guò)改進(jìn)度量函數(shù)與引入Kullback-Leibler 距離計(jì)算進(jìn)行雙向搜索的方法，在保
2009-11-17 13:58:5312 該文針對(duì)高分辨全極化成像雷達(dá)體制，研究了雷達(dá)目標(biāo)的空頻域瞬態(tài)極化特性及其在目標(biāo)幾何結(jié)構(gòu)反演中的應(yīng)用。給出了空頻域瞬態(tài)極化特性的表征及獲取方法，將已有瞬態(tài)極化理
2009-11-18 14:39:3912 文章分析了Turbo 碼的MAP 類譯碼算法后，針對(duì)傳統(tǒng)Log—MAP 譯碼算法的特性，提出了一種改進(jìn)的Log—MAP 譯碼算法。仿真結(jié)果表明，新的算法在降低譯碼復(fù)雜度的同時(shí)較好地保持了譯
2010-01-15 11:51:4713 針對(duì)分組Turbo 碼自適應(yīng)Chase 譯碼算法存在的缺陷，該文提出自適應(yīng)量化測(cè)試序列數(shù)的分組Turbo 碼譯碼算法。該方法以測(cè)試序列數(shù)C 為研究對(duì)象，依出錯(cuò)概率大小選擇錯(cuò)誤圖樣，并利用
2010-02-10 12:15:523 IRA碼的譯碼通常是利用BP譯碼算法來(lái)實(shí)現(xiàn)的，但是BP譯碼算法的硬件電路復(fù)雜。為了讓譯碼算法在復(fù)雜度和譯碼性能之間取得較好的折衷，提出一種改進(jìn)型IRA譯碼算法，該算法采用偏
2010-07-05 16:23:5621 乘累加器在DSP算法中有著舉足輕重的地位?，F(xiàn)在，很多前端DSP算法都通過(guò)FPGA實(shí)現(xiàn)。結(jié)合FPGA具體的硬件結(jié)構(gòu)，提出了乘累加器在FPGA中實(shí)現(xiàn)的改進(jìn)方法：流水線技術(shù)、CSD編碼、DA算法，
2010-08-06 14:41:3829 摘要：提出了基于歐氏算法和頻譜分析相結(jié)合的RS碼硬件編譯碼方法；利用FPGA芯片實(shí)現(xiàn)了GF（2 8）上最高速率為50Mbps、最大延時(shí)為640ns的流式譯碼方案，滿足了高速
2009-06-20 14:19:33
856 
極化轉(zhuǎn)換器原理與結(jié)構(gòu)
由于天線饋源輸出端通常要與帶有矩形接口的
2009-10-24 19:28:356950 
基于802.16d的定時(shí)同步算法改進(jìn)及FPGA實(shí)現(xiàn)
0 引言
WiMAX ( Wordwide Interoperability for Mi－crowave Access)是代表空中接口滿足IEEE 802．16標(biāo)準(zhǔn)的寬帶無(wú)線通信系統(tǒng)。其
2010-02-22 09:38:31844 
利用FPGA實(shí)現(xiàn)時(shí)分多址的方法有很多種，但大多數(shù)方法都對(duì)FPGA芯片資源的占用非常巨大。針對(duì)這一問(wèn)題，提出一種改進(jìn)型方法來(lái)實(shí)現(xiàn)時(shí)分多址。通過(guò)使用FPGA芯片內(nèi)部的雙口隨機(jī)訪問(wèn)存儲(chǔ)器（雙口RAM），利用同一塊RAM采用兩套時(shí)鐘線，地址線和數(shù)據(jù)線，例化雙口RAM的
2011-01-15 15:41:2629 針對(duì)低密度奇偶校驗(yàn)(LDPC)譯碼算法性能低的問(wèn)題，提出一種基于最小和的高效譯碼算法。該算法從概率的角度分析消息的傳遞過(guò)程中校驗(yàn)節(jié)點(diǎn)的更新過(guò)程，得到近似的最小和算法等式，
2011-05-18 18:54:200 該文介紹了兩種Viterbi 譯碼器回溯譯碼算法，通過(guò)對(duì)這兩種算法硬件實(shí)現(xiàn)結(jié)構(gòu)上的優(yōu)化，給出了這兩種算法的FPGA 實(shí)現(xiàn)方法，比較了兩種實(shí)現(xiàn)方法的優(yōu)缺點(diǎn)。最后將其應(yīng)用在實(shí)際的Viter
2011-05-28 15:18:4833 針對(duì)Turbo乘積碼（TPC）譯碼復(fù)雜度高、運(yùn)算量大的缺點(diǎn)，分析了一種改進(jìn)的TPC譯碼算法。該算法以Chase迭代算法為基礎(chǔ)，通過(guò)對(duì)錯(cuò)誤圖樣重新排序產(chǎn)生新的測(cè)試序列，其伴隨式可從前次伴
2011-12-05 14:07:5520 利用ME算法實(shí)現(xiàn)結(jié)構(gòu)設(shè)計(jì)了一種低資源占用率、低成本的高速RS譯碼器。邏輯綜合及仿真結(jié)果表明,基于Altera公司CycloneII系列FPGA的RS(255,239)譯碼器,工作時(shí)鐘達(dá)210 MHz,可滿足數(shù)據(jù)速率1.68 Gb
2011-12-15 17:23:2828 在描述置信傳播(BP)譯碼算法基礎(chǔ)上， 研究和分析了兩種降低復(fù)雜度的譯碼算法。Min．Sum 算法主要討論了簡(jiǎn)化校驗(yàn)節(jié)點(diǎn)的消息更新運(yùn)算，并應(yīng)用密度進(jìn)化方法對(duì)此算法進(jìn)行極限性能分析
2012-03-31 15:22:037 本文介紹了 RS[ 255, 223 ]編譯碼器的 FPGA設(shè)計(jì)和基于線形反饋移位寄存器的編碼器設(shè)計(jì) , 以及由伴隨式計(jì)算、關(guān)鍵方程求解、錢氏搜索、Forney算法等功能模塊組成的譯碼器。為了實(shí)現(xiàn)簡(jiǎn)單
2012-05-22 10:43:4045 針對(duì)傳統(tǒng)的Max-Log-Map譯碼算法時(shí)效性差、存儲(chǔ)空間開銷大的特點(diǎn)，本文對(duì)傳統(tǒng)的Max-Log-Map譯碼算法進(jìn)行了改進(jìn)。改進(jìn)的算法對(duì)前、后向度量使用了蝶形結(jié)構(gòu)圖，便于DSP實(shí)現(xiàn)；將原始幀均分
2012-07-27 17:55:1642 介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無(wú)逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)
2013-01-25 16:43:4668 活躍。對(duì)人工魚群算法改進(jìn)方法進(jìn)行了論述，從自身改進(jìn)和與其他算法融合兩個(gè)大方向進(jìn)行評(píng)述，為后續(xù)改進(jìn)型人工魚群算法的研究提供了理論基礎(chǔ)。
2016-01-04 17:13:4912 低密度奇偶校驗(yàn)碼（LDPC碼）譯碼主要包括基于硬判決和基于軟判決的譯碼。文章對(duì)這兩種譯碼方法中的典型算法（BF算法和BP算法）和一種改進(jìn)的對(duì)數(shù)域算法（APP-LLR算法）進(jìn)行了仿真研究；比較并分析
2016-01-04 17:13:4913 基于FPGA的RS碼電路設(shè)計(jì)，編碼譯碼原理。
2016-03-30 16:32:422 截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)
2016-05-11 11:30:1911 基于遺傳算法的信源信道聯(lián)合譯碼方法，有需要的下來(lái)看看
2016-07-20 16:51:513 實(shí)時(shí)圖像增強(qiáng)算法改進(jìn)及FPGA實(shí)現(xiàn)，下來(lái)看看
2016-09-17 07:28:2414 基于改進(jìn)遺傳KM聚類算法的風(fēng)電場(chǎng)機(jī)群劃分方法_郭志
2016-12-29 14:40:190 一種基于改進(jìn)線性規(guī)劃的LDPC碼混合譯碼算法_陳紫強(qiáng)
2017-01-07 16:52:060 改進(jìn)遺傳蟻群算法及其在電機(jī)結(jié)構(gòu)優(yōu)化中的研究_謝穎
2017-01-08 12:03:280 基于FPGA的3B4B編譯碼電路
2017-02-07 14:58:1811 改進(jìn)的MIMO系統(tǒng)球譯碼檢測(cè)算法_仵丹
2017-03-19 19:04:232 改進(jìn)蟻群算法的飛機(jī)沖突解脫路徑規(guī)劃方法_倪壯
2017-03-19 19:04:391 改進(jìn)匹配方法的BFG_GMPHD濾波算法_趙斌
2017-03-19 19:04:391 的低運(yùn)算復(fù)雜度、低誤碼平臺(tái)譯碼的改進(jìn)算法。 該算法校驗(yàn)節(jié)點(diǎn)的運(yùn)算采用修正最小和算法，外信息的更新采用串行方式，既保持了串行和積算法在有限迭代次數(shù)下譯碼門限低的優(yōu)點(diǎn)，又降低了節(jié)點(diǎn)運(yùn)算復(fù)雜度和誤碼平臺(tái)。用定點(diǎn)DSP芯片實(shí)現(xiàn)的非規(guī)則LDPC碼譯碼器的實(shí)測(cè)結(jié)果表明，該算法能以較低的實(shí)現(xiàn)復(fù)雜度獲
2017-10-20 10:41:110 采用易于FPGA實(shí)現(xiàn)的歸一化最小和算法，通過(guò)選取合適的歸一化因子，將乘法轉(zhuǎn)化成移位和加法運(yùn)算。在高斯白噪聲信道下，仿真該譯碼算法得出最佳的譯碼迭代次數(shù)，并結(jié)合Xilinx XC7VX485T資源確定
2017-11-16 12:59:012766 
了硬件資源的消耗量。該方法適合于采用校驗(yàn)矩陣進(jìn)行編碼和譯碼的情況，不僅適用于全并行的編譯碼器結(jié)構(gòu)，同時(shí)也適用于目前廣泛采用的部分并行結(jié)構(gòu)，且能夠使用和積、最小和等多種譯碼算法。
2017-11-22 07:34:013928 
中小長(zhǎng)度的數(shù)據(jù)報(bào)文業(yè)務(wù)為主，所以突發(fā)通信中的Turbo碼的碼長(zhǎng)也是中等長(zhǎng)度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應(yīng)用，研究了短幀長(zhǎng)Turbo碼編譯碼算法的FPGA實(shí)現(xiàn)。實(shí)現(xiàn)中采用了優(yōu)化的編譯碼算法，以降低譯碼復(fù)雜度和譯碼延時(shí)。最后仿真和測(cè)試了Turbo譯碼器的糾錯(cuò)性能和吞吐量。
2018-07-12 08:15:003247 
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無(wú)線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時(shí)，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結(jié)構(gòu)比較簡(jiǎn)單。隨著
2019-04-24 08:29:002635 
信道的是二進(jìn)制信號(hào)序列。為了充分利用信道輸出信號(hào)的信息，提高傳輸系統(tǒng)譯碼的可靠性，首先把信道的輸出信號(hào)量化，將Q電平量化序列輸入Viterbi譯碼器，因此本文采用的VB譯碼算法為軟判決譯碼算法。
2019-07-11 08:01:002822 
極化碼的譯碼算法研究近年來(lái)發(fā)展迅速，其中成為研究熱點(diǎn)的連續(xù)刪除（Successive Cancellation，SC）譯碼算法的基本思想是通過(guò)對(duì)信息位的比特似然概率值的判斷來(lái)進(jìn)行譯碼。
2019-01-06 11:19:554845 
RS碼在通信領(lǐng)域有著廣泛的應(yīng)用，其中最重要的是關(guān)鍵方程的求解．傳統(tǒng)歐幾里德算法在求解關(guān)鍵方程時(shí)需要進(jìn)行多項(xiàng)式次數(shù)的判斷，從而造成硬件電路復(fù)雜，譯碼速度下降．通過(guò)對(duì)綜合除法進(jìn)行推廣，提出了一種改進(jìn)
2021-02-01 14:25:0010 分組進(jìn)行并行譯碼，每個(gè)分組采用并行結(jié)構(gòu)進(jìn)行譯碼，具有更快的收斂速度和更少的存儲(chǔ)空間。為了對(duì)一個(gè)具有并行結(jié)構(gòu)的數(shù)據(jù)包進(jìn)行解碼，首先將LDC碼分為若干個(gè)超碼。然后用并行BCJR算法對(duì)每個(gè)超碼進(jìn)行解碼。為了進(jìn)一步簡(jiǎn)化算法的內(nèi)部結(jié)構(gòu)和復(fù)雜度，提出了一種改進(jìn)的陪集算法。基于Alte
2021-02-03 14:46:009 結(jié)構(gòu)化LDPC碼可進(jìn)行相應(yīng)擴(kuò)展通過(guò)對(duì)編譯碼算法，優(yōu)化編譯碼結(jié)構(gòu)進(jìn)行調(diào)整，降低了編譯碼囂硬件實(shí)現(xiàn)中的關(guān)鍵路徑遲延，并采用Xilinx公司的Virtex一4 VLX80 FPGA芯片實(shí)現(xiàn)了一個(gè)碼長(zhǎng)10 240，碼率1／2的非正則結(jié)構(gòu)化LDPC碼編碼器和譯碼器。實(shí)現(xiàn)結(jié)果表明：該編碼器信息吞吐量為1．878 Gb／
2021-03-26 15:58:0012 給出了跳頻系統(tǒng)中 Turbo碼譯碼器的FPGA（ field programmable gate array）實(shí)現(xiàn)方案。譯碼器采用了MaxLog-map譯碼算法和模塊化的設(shè)計(jì)方法，可以
2021-04-01 11:21:465 設(shè)計(jì)了一種基于FPGA的正交匹配追蹤（Orthogonal Matching Pursuit，OMP）算法的硬件優(yōu)化結(jié)構(gòu)，對(duì)OMP算法進(jìn)行了改進(jìn)，大大減
2021-04-08 13:28:521917 
和商品共性的能力。對(duì)此，學(xué)術(shù)界提出了不同的創(chuàng)新想法以改進(jìn)傳統(tǒng)協(xié)同過(guò)濾算法，但大多數(shù)的改進(jìn)是基于協(xié)同過(guò)濾的垂直改進(jìn)，如向算法加入分類、聚類、時(shí)間序列等機(jī)制，即對(duì)算法結(jié)構(gòu)進(jìn)行改進(jìn)而不對(duì)變量因素進(jìn)行改進(jìn)，因此仍然無(wú)
2021-04-28 11:30:153 位并執(zhí)行MC方法，以衡量剩余位信道的差錯(cuò)概率，從剩余位中挑選差錯(cuò)概率較低的位并與第1階段中最可靠的位組成極化碼的信息位集合。仿真結(jié)果表明，與MC方法相比，TPMe方法能夠降低計(jì)算復(fù)雜度，提髙譯碼效率。
2021-06-08 16:04:325 摘要：在對(duì)FFT(快速傅立葉變換)算法進(jìn)行研究的基礎(chǔ)上，描述了用FPGA實(shí)現(xiàn)FFT的方法，并對(duì)其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。
2022-04-12 19:28:254515 將全極化數(shù)據(jù)與SAR層析成像相結(jié)合,可獲取復(fù)雜地物更加準(zhǔn)確的三維結(jié)構(gòu)信息，其對(duì)地表濕度和地物結(jié)構(gòu)特性敏感，適用于獲取森林生物量和城市區(qū)域特征等信息的遙感獲取。本章介紹基于譜分析的極化層析SAR聚焦
2022-04-15 17:14:091461
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論