以Xilinx公司最新的Vivado FPGA集成開發(fā)環(huán)境為基礎(chǔ),將數(shù)字邏輯設(shè)計(jì)與硬件描述語言Verilog HDL相結(jié)合,循序漸進(jìn)地介紹了基于Xilinx Vivado的數(shù)字邏輯實(shí)驗(yàn)的基本過程和方法。書中包含了大量的設(shè)計(jì)實(shí)例,內(nèi)容翔實(shí)、系統(tǒng)、全面。
2017-12-27 06:47:0013971 大家好,歡迎Vivado的一個(gè)快速演示,它是xilinx新的設(shè)計(jì)套件,應(yīng)用到7系列和以上的系列器件。
2012-04-25 08:55:552192 Xilinx的新一代設(shè)計(jì)套件Vivado相比上一代產(chǎn)品ISE,在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對初學(xué)者來說,新的約束語言XDC以及腳本語言Tcl的引入則成為了快速掌握Vivado使用技巧的最大障礙,以至于兩年多后的今天,仍有很多用戶缺乏升級到Vivado的信心。
2022-09-14 09:09:561526 /XilinxTclStore'.INFO:[Common 17-364]正在更新Tcl app持久性清單'C:/Users/jwilkes/AppData/Roaming/Xilinx/Vivado
2018-11-27 14:30:08
[0x3b0060ebe0] /pkg/xilinx-vivado-/2013.4/Vivado/2013.4/lib/lnx64.o/librdi_timing.so(HASTNetworkImpl
2018-10-18 14:40:02
我一直在使用Vivado 2015.4今天早上我更新到2015.4.2現(xiàn)在我收到以下消息: - [Common 17-345]找不到功能'Synthesis'和/或設(shè)備'xc7z045'的有效許可證
2018-12-19 11:05:46
我已經(jīng)安裝了Vivado 2017.3當(dāng)我打開電腦時(shí),我收到了Vivado 2017.3.1更新的通知。按下“下一步”按鈕后運(yùn)行更新程序時(shí),我進(jìn)入附件中顯示的頁面,該頁面為空白,“下一步”按鈕不執(zhí)行
2019-01-02 14:47:49
個(gè)圖標(biāo),我可以成功打開它以啟動(dòng)一個(gè)新項(xiàng)目。當(dāng)我下載vivado 2017.4更新1并雙解壓縮并運(yùn)行安裝程序時(shí),它會(huì)返回一條消息:“沒有有效的Xilinx安裝,可以應(yīng)用此更新?!?。我已卸載軟件并多次重新
2019-01-04 11:14:26
我試圖跟隨Zybo板的“開箱后”演示。我正在嘗試在vivado 2015.1上生成比特流,并且我不斷收到這兩個(gè)錯(cuò)誤[IP_Flow 19-395]讀取IP文件時(shí)出現(xiàn)問題,未找到元素項(xiàng)目行3:C
2019-09-24 08:43:17
Vivado中xilinx_courdic IP核(求exp指數(shù)函數(shù))使用
2021-03-03 07:35:03
/ brix用戶所在國家:美國用戶語言:en用戶區(qū)域設(shè)置:en_USRDI Base根目錄:/ opt / Xilinx / VivadoRDI數(shù)據(jù)目錄:/opt/Xilinx/Vivado/2016.2
2020-05-20 15:24:42
嗨,我的同事為我添加了“admin”作為許可證(Vivado / ISE-System) -2016年3月購買的產(chǎn)品。當(dāng)我登錄Xilinx許可時(shí),它沒有顯示出來。我收到了Xilinx發(fā)送的關(guān)于將我
2018-12-21 10:58:55
我現(xiàn)在運(yùn)行了幾個(gè)項(xiàng)目我觀察到安裝了程序Xilinx ISE和Vivado的目錄高達(dá)50 GB,因?yàn)槲蚁朐谶\(yùn)行項(xiàng)目期間生成的文件。我不記得一開始是不是那么多。請告訴我哪些可以刪除的“運(yùn)行時(shí)”文件以及
2018-12-20 11:20:46
哪位大神能夠分享一下關(guān)于xilinx vivado 2013.4 的教程啊,小弟感激不敬?。?!
2014-03-26 21:38:02
Vivado硬件平臺(tái)更新后Vitis工程如何快捷更新
2021-03-08 08:00:55
請?jiān)徫以谶@里缺乏理解。大約一年前,我們訂購了一個(gè)帶浮動(dòng)許可證的Vivado系統(tǒng)(EF-VIVADO-SYSTEM-FL)。最近我被要求更新此許可證的維護(hù)和支持,我一直試圖追蹤這種感覺。我試著
2018-12-24 13:49:08
本帖最后由 taiyangyu_2 于 2018-12-10 11:35 編輯
至簡課程介紹
2018-11-21 23:52:16
/Xilinx_Vivado_SDK_Lin_2015.1_0428_1/payload/rdi_0085_2015.1_0428_1.xz可能的原因可能是:磁盤已滿,您已超出磁盤配額,或目標(biāo)目錄太長?!拔覀冇?.5TB磁盤空間可用,并且磁盤
2018-12-29 13:57:38
大家上午好!今天邀請了張角老師,來為大家講解C語言課程,請持續(xù)關(guān)注,會(huì)持續(xù)進(jìn)行更新!前期回顧:STM32 單片機(jī)C語言課程1-if和for等基本語句結(jié)構(gòu)
2021-08-10 09:33:48
本帖最后由 張飛電子學(xué)院張角 于 2021-9-10 08:29 編輯
大家上午好!今天為大家講解C語言“函數(shù)”深入剖析,請持續(xù)關(guān)注,會(huì)持續(xù)進(jìn)行更新!前期回顧:STM32 單片機(jī)C語言課程2-C語言變量定義以及初始化STM32 單片機(jī)C語言課程1-if和for等基本語句結(jié)構(gòu)
2021-09-03 10:07:21
本帖最后由 張飛電子學(xué)院張角 于 2021-9-13 11:42 編輯
大家上午好!今天為大家講解C語言預(yù)處理深入剖析,請持續(xù)關(guān)注,會(huì)持續(xù)進(jìn)行更新!前期回顧:STM32 單片機(jī)C語言課程3-C
2021-09-10 08:31:54
大家上午好!今天為大家講解C語言預(yù)處理深入剖析,請持續(xù)關(guān)注,會(huì)持續(xù)進(jìn)行更新!前期回顧:STM32 單片機(jī)C語言課程4-C語言預(yù)處理深入剖析1STM32 單片機(jī)C語言課程3-C語言“函數(shù)”深入剖析
2021-09-13 11:40:44
Windows剛剛發(fā)布了我今天安裝的更新。現(xiàn)在Vivado將無法打開(Bitdefender也做了并更新)。它提出了著名的發(fā)射器超時(shí)消息。我在批處理文件中注釋了@echo并確定vivado
2018-12-29 11:07:53
你好。我是小山我在Windows 10 Pro Insider Preview上使用Vivado 2017.1,2017。昨天,Windows更新自動(dòng)化,而vivado不動(dòng)。你有什么信息嗎?我附上
2019-04-26 07:14:37
您好,我想下載Xilinx Vivado 2017.1但是,每次我收到以下錯(cuò)誤:“由于您的帳戶導(dǎo)出合規(guī)性驗(yàn)證失敗,我們無法滿足您的要求?!闭l能幫我?提前致謝以上來自于谷歌翻譯以下為原文Hello
2018-12-27 10:41:52
下載vivado 2015.1時(shí)出現(xiàn)以下錯(cuò)誤由于您的帳戶導(dǎo)出合規(guī)性驗(yàn)證失敗,我們無法滿足您的要求誰將驗(yàn)證我的數(shù)據(jù)并允許我下載?以上來自于谷歌翻譯以下為原文While downloading
2018-12-10 10:45:36
請問一下Xilinx公司發(fā)布的vivado具體的作用是什么,剛剛接觸到,以前一直用quartus ii,沒有使用過ise,后來今天聽說了vivado,不知道是做什么用的,希望大家都能參與討論中,謝謝。
2015-04-15 16:51:00
/ installed_devices.txtwilliam @ xubuntu-dtrain:/opt/Xilinx/Vivado/2017.4 $我在更新時(shí)錯(cuò)過了一些步驟,還是這種預(yù)期的行為而我錯(cuò)過了更新的重點(diǎn)?以上來自于谷歌翻譯以下為原文
2018-12-29 11:14:43
從硬件管理器中的最后一個(gè)屏幕取消時(shí)(請參閱screen_cap.png圖像),Vivado 2015.1崩潰,沒有任何消息。日志文件表明它是Java的問題(請參閱hs_err_pid7988.log
2019-04-03 14:37:19
,但現(xiàn)在有了Vivado,我沒有看到這樣的應(yīng)用程序我希望Xilinx不要像許多其他應(yīng)用程序那樣放棄這個(gè)應(yīng)用程序以上來自于谷歌翻譯以下為原文Hello everyone Can I Install
2018-12-27 10:57:02
。在Ubuntu上,我嘗試了許多版本的Vivado(2014.3,2015.1)并且沒有任何改變。我每次都有同樣的錯(cuò)誤。也許有人有同樣的問題,可以幫助我嗎?提前致謝馬丁以上來自于谷歌翻譯以下為原文HiI
2018-12-20 11:10:41
`基于 FPAGxilinx vivado 仿真模式介紹本文介紹一下xilinx的開發(fā)軟件 vivado 的仿真模式, vivado的仿真暫分為五種仿真模式。分別為:1. run
2018-01-24 11:06:12
如何更新Vivado 2014.2中的bash shell版本?謝謝!
2020-03-20 07:47:03
嗨即時(shí)通訊來自巴基斯坦,我是MS學(xué)生,并嘗試下載vivado 2015.1但當(dāng)我試圖填寫我的詳細(xì)信息時(shí),我會(huì)填寫僅適用于我們的狀態(tài)選項(xiàng)。請告訴我如何下載該軟件。請告訴我該怎么辦。謝謝以上來自于谷歌
2018-12-26 11:28:31
嗨,我正在使用Xilinx Vivado工具對帶有MCS文件的Spansion配置閃存進(jìn)行編程,并且需要以0x100(256)的偏移對其進(jìn)行編程。我需要最初的256個(gè)字節(jié)來編程其他信息,并要求從地址
2020-06-09 10:28:14
你好。Vivado 2015.1 IP目錄包含AXI_interconnect V1.7(默認(rèn)情況下),同時(shí)DIR .. / data / IP / xilinx包含文件
2019-04-08 10:30:32
你好,我正在嘗試安裝Vivado 2015.1。我的操作系統(tǒng)是Debian Jessie。當(dāng)我輸入./xsetup開始安裝時(shí),我收到以下錯(cuò)誤:錯(cuò)誤:32位平臺(tái)不支持此安裝然后我用uname來檢查
2018-12-10 10:45:52
SDK 2017.4。Xilinx Vivado HLS(High-Level Synthesis,高層次綜合)工具支持將C、C++等語言轉(zhuǎn)化成硬件描述語言,同時(shí)支持基于OpenCL等框架
2021-11-11 09:38:32
xilinx.notification@entitlenow.com with the ‘get license’ links. The installation steps require Vivado Design Suite\Vivado
2018-12-19 11:21:19
在Zynq教程書中,它提到system.mss可以在vivado SDK中打開,以獲取更多信息設(shè)備驅(qū)動(dòng)程序。但我無法在SDK中找到它。我使用的是2015.1版。另外,有沒有文件可以在SDK中教新手c / c ++編程? xilinx網(wǎng)站上的文檔不是很有幫助。謝謝,赫茲
2020-03-31 09:42:25
親愛的Xilinx,是否有可能更新ug873 zynq ctt的vivado版本?謝謝。偉
2020-03-27 09:41:17
我正在開發(fā)包含大量Xilinx IP模塊的大型項(xiàng)目,我注意到如果我嘗試更新一塊,它將重置我在塊上配置的設(shè)置。即一個(gè)Fifo將沒有我最初為它設(shè)置的相同選項(xiàng)或大小。有沒有一種安全的方法來更新Xilinx
2018-12-19 11:07:18
我在Digilent論壇上看到有關(guān)于學(xué)習(xí)Vivado軟件菜單基礎(chǔ)知識的Xilinx PDF,我在哪里可以找到PDF?此外,當(dāng)我安裝Vivado時(shí),我安裝了所有內(nèi)容,我是初學(xué)者,如果我只是安裝一個(gè)簡單的Vivado菜單,那將是最好的,但我如何恢復(fù)它,這會(huì)以任何方式搞砸我的許可證?traymond
2020-04-30 09:32:35
”。本節(jié)視頻課程介紹Xilinx官網(wǎng)賬戶的注冊、Vivado軟件的下載、并演示Vivado軟件的詳細(xì)安裝過程。前言無論是數(shù)字IC設(shè)計(jì),還是FPGA開發(fā),Verilog都是最基本、最重要的必備技能。而
2020-04-22 09:20:48
你好,我安裝了
Xilinx vivado 2015.2,我將開始為USRP x310編寫計(jì)算引擎。為此,我需要一個(gè)完整的
Xilinx設(shè)計(jì)許可證。首先,我想澄清一下本網(wǎng)站末尾發(fā)布的許可是否合適,因?yàn)槲?/div>
2020-05-06 07:58:17
我上個(gè)月用ZC706套件購買了Vivado 2015.4。是否可以免費(fèi)更新Vivado版本到2016.1?如果是這樣的話,zc706能不能很好地支持2016.1,因?yàn)樵跉g迎信中“這個(gè)產(chǎn)品已經(jīng)被
2019-10-11 09:21:09
Debian Jessie 64位系統(tǒng)。運(yùn)行Linux安裝程序./Xilinx_Vivado_SDK_2015.1_0428_1_Lin64.bin時(shí)打印即使在從multiarch(包括每個(gè)32位
2018-12-20 11:13:26
鴻蒙系統(tǒng)要上線了,雖然為國產(chǎn)的系統(tǒng)能上線了很高興,但是想想又要學(xué)習(xí)一門新的語言還是挺頭疼的,也不知道新語言難不難,方向是什么。
2020-09-10 10:42:57
程序設(shè)計(jì)及C++語言課程設(shè)計(jì)教學(xué)大鋼:程序設(shè)計(jì)及C++語言》課程設(shè)計(jì)教學(xué)大鋼(課程設(shè)計(jì)類)
課程設(shè)計(jì) 名稱:C++語言課程設(shè)計(jì)英文名稱:Comprehensive course of C++ Programing&nbs
2009-06-25 23:29:3015 verilog硬件描述語言課程講義
2012-05-21 15:01:2933 2015年5月5日,中國北京 - All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出可加速系統(tǒng)驗(yàn)證的Vivado?設(shè)計(jì)套件2015.1版。該版本具備多項(xiàng)可加速全可編程FPGA和SoC開發(fā)及部署的主要先進(jìn)功能。
2015-05-05 17:12:011058 的下一代開發(fā)環(huán)境,以解決系統(tǒng)級集成和實(shí)現(xiàn)的生產(chǎn)力瓶頸,可顯著提高設(shè)計(jì)生產(chǎn)力和設(shè)計(jì)結(jié)果質(zhì)量,使設(shè)計(jì)者更好、更快地創(chuàng)建系統(tǒng), 而且所用的芯片更少。 為了能讓工程師盡快掌握最新的開發(fā)工具Vivado,加速產(chǎn)品更新及上市進(jìn)程,依元素科技推出為期2天的高級培訓(xùn)班。本課程將為經(jīng)驗(yàn)豐富的
2017-02-08 04:10:11457 一年一度的 Club Vivado 用戶群大會(huì)即將在全球 9 大城市舉行。Xilinx 誠摯歡迎全球的 Vivado 用戶參與到這一免費(fèi)活動(dòng)中。您將有機(jī)會(huì)與 1,000 多位設(shè)計(jì)工程師同行
2017-02-08 06:04:03204 美國賽靈思官方授權(quán)培訓(xùn)伙伴依元素科技,以賽靈思最新的客戶培訓(xùn)課程,通過Webex在線舉辦免費(fèi)培訓(xùn)。近期推出的在線免費(fèi)培訓(xùn)是 “Vivado設(shè)計(jì)套件工具流程”。 Xilinx采用先進(jìn)的 EDA 技術(shù)
2017-02-08 11:58:12423 ,Xilinx Vivado HLS是一個(gè)高級綜合工具,能夠?qū)語言轉(zhuǎn)換成硬件描述語言(HDL),也就是說我們可以用C語言來實(shí)現(xiàn)HDL模塊編程了。 圖1 Vivado HLS工作流程 第一位Hacker
2017-02-08 20:01:59550 Xilinx? 更新語言課程: ? 使用 ?VHDL? 進(jìn)行設(shè)計(jì) 、 ? 高級 ?VHDL? 、 使用 ?Verilog? 進(jìn)行設(shè)計(jì) ? 、 使用 ?SystemVerilog? 進(jìn)行
2017-02-09 02:18:11217 這個(gè)為期 ?1? 天的課程獎(jiǎng)不僅向您介紹內(nèi)核和工具,闡述如何有效地利用觸發(fā)器,而且還將向您介紹如何調(diào)試設(shè)計(jì)以縮短整個(gè)設(shè)計(jì)開發(fā)時(shí)間的方法。該培訓(xùn)提供動(dòng)手實(shí)驗(yàn)以展示?如何利用 Vivado? Design Suite? 的調(diào)試工具解決高級驗(yàn)證和調(diào)試挑戰(zhàn)。 了解更多 ??
2017-02-09 02:20:11218 無論此刻你是一個(gè)需要安裝Xilinx Vivado工具鏈的入門菜鳥,還是已有l(wèi)icense過期的Vivado老鐵,今兒咱就借著這篇文章,把學(xué)習(xí)「Vivado如何獲取License」這檔子事兒給說通透咯~ 手把手教程,分三部分講述。
2018-07-03 09:54:0058889 Xilinx的新一代設(shè)計(jì)套件Vivado相比上一代產(chǎn)品ISE,在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對初學(xué)者來說,新的約束語言XDC以及腳本語言Tcl的引入則成為了快速掌握
2017-11-18 03:52:014675 TCL腳本語言 Tcl(Tool Command Language)是一種很通用的腳本語言,它幾乎在所有的平臺(tái)上都可以解釋運(yùn)行,而且VIVADO也提供了TCL命令行。最近發(fā)現(xiàn)TCL腳本貌似比GUI下操作VIVADO效率高一些,方便一些。
2018-04-11 12:09:009154 了解Vivado Design Suite 2016中的新功能。
我們將回顧新的UltraFast方法檢查,HDL模塊參考流程和用于IPI設(shè)計(jì)的SmartConnect IP,語言模板增強(qiáng),Xilinx參數(shù)化宏(XPM),GUI改進(jìn)
2018-11-20 06:22:002247 了解如何使用Tcl命令語言以批處理模式運(yùn)行Vivado HLS并提高工作效率。
該視頻演示了如何從現(xiàn)有的Vivado HLS設(shè)計(jì)輕松創(chuàng)建新的Tcl批處理腳本。
2018-11-20 06:06:002887 了解Vivado 2015.1中引入的新儀表板改進(jìn),如何在Vivado Logic Analyzer中使用它們以及使用它們的好處。
2018-11-26 07:07:002777 了解如何使用Vivado設(shè)計(jì)套件的電路板感知功能快速配置和實(shí)施針對Xilinx評估板的設(shè)計(jì)。
2018-11-26 06:03:003062 在Vivado Design Suite中,Vivado綜合能夠合成多種類型的屬性。在大多數(shù)情況下,這些屬性具有相同的語法和相同的行為。
2019-05-02 10:13:003750 中國大學(xué)MOOC
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語言及VIVADO的應(yīng)用,并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開發(fā)開始,深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
2019-08-06 06:12:003450 本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語言及VIVADO的應(yīng)用,并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開發(fā)開始,深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
2019-12-05 07:06:002166 本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語言及VIVADO的應(yīng)用,并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開發(fā)開始,深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
2019-12-02 07:10:002914 軟件更新:Vivado 2019.1 現(xiàn)已開放下載
2019-07-02 12:03:0710442 據(jù)國外媒體報(bào)道,亞馬遜日前宣布,該公司AWS(Amazon Web Services)翻譯服務(wù)將支持22種新語言。
2019-11-28 15:24:092545 與新語言一起,翻譯團(tuán)隊(duì)還引入了軟件改進(jìn)功能,可提高文本翻譯速度,從而使該應(yīng)用程序使用起來更加方便。新更新還大大改善了語音對話模式。此模式允許兩個(gè)說不同語言的人與充當(dāng)翻譯的Google翻譯應(yīng)用進(jìn)行口頭交談
2020-04-26 15:04:551780 2019.1.1 v1.26 更新至 Vivado 工具 2020.1.1 v1.30。 汽車級 Zynq UltraScale+ 器件的速度文件參數(shù)在 2020.1.1 版中已更新,糾正了極端情況下
2020-09-25 14:58:206186 Tcl介紹 Vivado是Xilinx最新的FPGA設(shè)計(jì)工具,支持7系列以后的FPGA及Zynq 7000的開發(fā)。與之前的ISE設(shè)計(jì)套件相比,Vivado可以說是全新設(shè)計(jì)的。無論從界面、設(shè)置、算法
2020-11-17 17:32:262112 Vivado硬件平臺(tái)更新后Vitis工程如何快捷更新
2021-01-22 05:51:231065 Vivado硬件平臺(tái)更新后Vitis工程如何快捷更新
2021-01-28 09:28:1812 據(jù)蘋果官網(wǎng)的招聘信息顯示,日本橫濱團(tuán)隊(duì)日前發(fā)布招聘啟示,招募中國臺(tái)灣地區(qū)工程師,幫助Siri理解和使用新語言,為蘋果用戶打造本土化的使用體驗(yàn)。
2021-01-29 10:13:431289 Xilinx_Vivado_zynq7000入門筆記說明。
2021-04-08 11:48:0270 本文主要介紹使用 Vivado 仿真器進(jìn)行混合語言仿真的一些要點(diǎn)。
2022-08-01 09:25:561008 Xilinx的新一代設(shè)計(jì)套件Vivado相比上一代產(chǎn)品ISE,在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對初學(xué)者來說,新的約束語言XDC以及腳本語言Tcl的引入則成為了快速掌握Vivado使用技巧的最大障礙,以至于兩年多后的今天,仍有很多用戶缺乏升級到Vivado的信心。
2022-09-19 16:20:511309 LOCK_PINS 是 Xilinx Vivado 做物理約束的屬性之一。用來將LUT的邏輯輸入(I0,,I1,I2...)綁定到其物理輸入pin上(A6,A5,A4...)。
2023-01-11 10:52:24768 Xilinx的新一代設(shè)計(jì)套件Vivado相比上一代產(chǎn)品 ISE,在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對初學(xué)者來說,新的約束語言 XDC 以及腳本語言 Tcl 的引入則成為
2023-04-15 09:43:09958 今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進(jìn)階》系列:用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程。
2023-05-05 09:44:46674 電子發(fā)燒友網(wǎng)站提供《為EBAZ4205創(chuàng)建Xilinx Vivado板文件.zip》資料免費(fèi)下載
2023-06-16 11:41:021 電子發(fā)燒友網(wǎng)站提供《C語言課程設(shè)計(jì)案例.rar》資料免費(fèi)下載
2023-11-20 10:51:400 電子發(fā)燒友網(wǎng)站提供《C語言課程設(shè)計(jì)案例精編-源碼.rar》資料免費(fèi)下載
2023-11-21 10:39:580
已全部加載完成
評論
查看更多