日本開發(fā)出導(dǎo)通截止比為1萬的石墨烯FET，或用于邏輯電路

　　日本東北大學(xué)宣布，其研究人員開發(fā)出了溝道層使用新型碳材料——石墨烯晶體管，導(dǎo)通/截止比達(dá)到104以上。石墨烯一般沒有帶隙，因此即使制成晶體管也無法關(guān)閉，導(dǎo)通/截止比非常小。東北大學(xué)通過此次的技術(shù)開發(fā)解決了這一課題，而且還可實(shí)現(xiàn)超過當(dāng)前硅半導(dǎo)體技術(shù)的晶體管高集成化。詳細(xì)介紹該技術(shù)的論文已刊登在2012年9月9日發(fā)行的學(xué)術(shù)雜志《Nature Nanotechnology》上。

　　此次的技術(shù)是由日本東北大學(xué)研究生院工學(xué)研究科名譽(yù)教授畠山力三及其助教加藤俊顯開發(fā)的。之所以能夠用沒有帶隙的石墨烯獲得高導(dǎo)通/截止比，是因?yàn)槌晒Φ貙系缹拥氖┖铣蔀楸环Q為“納米帶（Nanoribbon）”的細(xì)帶形狀。將石墨烯制成細(xì)帶狀就會產(chǎn)生帶隙，因此才有可能用作邏輯電路的晶體管。

　　此次試制的石墨烯納米帶晶體管的溝道長度約為500nm，導(dǎo)通/截止比為104以上，載流子遷移率約為40cm2/Vs。與原來的石墨烯晶體管相比，導(dǎo)通/截止比實(shí)現(xiàn)飛躍性提高。“將來有望微細(xì)化至溝道寬數(shù)nm、溝道長數(shù)十nm的級別”。

　　在Ni熔化前形成石墨烯

　　實(shí)現(xiàn)上述性能指標(biāo)的晶體管制造工藝采用的是“急速加熱擴(kuò)散等離子體化學(xué)氣相沉積（CVD）法”。具體步驟如下：首先在SOI（Si-on- Insulator）基板上用鎳（Ni）薄膜形成源/漏電極和溝道層的圖案。溝道層部分制成被稱為“Ni納米條”的納米帶形狀。然后，在1分鐘內(nèi)將溫度提高至900～1000℃，同時使用等離子體CVD法，以甲烷（CH4）氣體為基礎(chǔ)，在Ni納米條上形成石墨烯。據(jù)介紹，通過控制Ni納米條的形狀，可形成任意形狀的石墨烯納米帶。

　　據(jù)東北大學(xué)的加藤介紹，此次技術(shù)的關(guān)鍵點(diǎn)是制造過程中的“急速加熱”和“擴(kuò)散等離子體”這兩個工序。Ni可作為形成石墨烯的催化劑，這一早已為人所知。而且，以前也有研究人員曾嘗試將Ni制成納米帶狀，并在上面合成石墨烯。但是，這一嘗試并未得到滿意的結(jié)果。其原因在于，近1000℃的高溫工藝會使 Ni納米條熔化或升華，將其破壞。

　　因此，此次通過急速加熱和冷卻，并用等離子體使CH4具有高催化活性，提高了石墨烯的合成速度，從而在Ni納米條遭到破壞前就合成了石墨烯。這才為實(shí)現(xiàn)突破帶來了機(jī)會。

　　石墨烯量子點(diǎn)或?yàn)閹兜男纬勺龀隽素暙I(xiàn)

　　在石墨烯納米帶理論中，石墨烯邊緣的形狀左右著帶隙的有無及大小。以前也有觀點(diǎn)認(rèn)為，必須要以1個原子為單位制作邊緣形狀，否則很難將石墨烯納米帶用于晶體管。

　　但據(jù)加藤介紹，此次開發(fā)的技術(shù)中，“由于一個原子一個原子地制作邊緣形狀非常難，采用的是將多種邊緣形狀隨機(jī)混合在一起的方式”。在該技術(shù)中，帶隙主要是由納米帶的寬度來決定的。

　　加藤介紹說，不控制邊緣形狀也形成了帶隙的原因可能在于，獲得的帶隙嚴(yán)格來說是一種“傳輸帶隙”，而非半導(dǎo)體理論上的帶隙。這是在合成的石墨烯納米帶上，由圓形的“石墨烯量子點(diǎn)”與納米帶組合時出現(xiàn)的帶隙。

　　可以說，不控制邊緣形狀也可獲得帶隙的成果是石墨烯納米帶晶體管在實(shí)用化方面的一大進(jìn)步。