DS90CR288A +3.3V 上升沿數(shù)據(jù)選通 LVDS 28 位頻道鏈接接收器 - 85 MHz

數(shù)據(jù)： DS90CR287/DS90CR288A 3.3V Rising Edge Data Strobe LVDS 28-Bit Channel Link 85MHz 數(shù)據(jù)表

描述

DS90CR287發(fā)送器將28位LVCMOS /LVTTL數(shù)據(jù)轉(zhuǎn)換為4個LVDS（低壓差分信號）數(shù)據(jù)流。鎖相發(fā)送時鐘通過第五LVDS鏈路與數(shù)據(jù)流并行發(fā)送。發(fā)送時鐘28位輸入數(shù)據(jù)的每個周期都被采樣和發(fā)送。

DS90CR288A接收器將四個LVDS數(shù)據(jù)流轉(zhuǎn)換回28位LVCMOS /LVTTL數(shù)據(jù)。在85MHz的發(fā)送時鐘頻率下，以每個LVDS數(shù)據(jù)信道595Mbps的速率發(fā)送28比特的TTL數(shù)據(jù)。使用85 MHz時鐘，數(shù)據(jù)吞吐量為2.38 Gbit /s（297.5 Mbytes /sec）。

該芯片組是解決與寬高速TTL接口相關(guān)的EMI和電纜尺寸問題的理想方法。

特性

20至85 MHz移位時鐘支持
接收器輸出時鐘50％占空比
2.5 /0 ns Set＆amp;在TxINPUT上保持時間
低功耗
±1V共模范圍（約+ 1.2V）
窄母線減小電纜尺寸和成本
高達(dá)2.38 Gbps吞吐量
高達(dá)297.5 Mbytes /sec帶寬
345 mV（典型值）用于低EMI的擺動LVDS器件
PLL需要無外部元件
上升沿數(shù)據(jù)選通
與TIA /EIA-644 LVDS標(biāo)準(zhǔn)兼容
薄型56引腳TSSOP封裝

參數(shù) 與其它產(chǎn)品相比?SerDes/信道鏈路

?
Protocols
Function
Parallel Bus Width (bits)
Compression Ratio
ESD (kV)
Input Compatibility
Output Compatibility
Supply Voltage(s) (V)
Data Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

DS90CR288A	DS90CR286A
Channel-Link I ? ?	Channel-Link I ? ?
Deserializer ? ?	Deserializer ? ?
28 ? ?	28 ? ?
28 to 4 ? ?	28 to 4 ? ?
7 ? ?	7 ? ?
LVDS ? ?	LVDS ? ?
LVCMOS ? ?	LVCMOS ? ?
3.3 ? ?	3.3 ? ?
2380 ? ?	1848 ? ?
Catalog ? ?	Catalog ? ?
-10 to 70 ? ?	-40 to 85 ? ?
TSSOP ? ?	TSSOP ? ?
56TSSOP: 113 mm2: 8.1 x 14(TSSOP) ? ?	56TSSOP: 113 mm2: 8.1 x 14(TSSOP) ? ?
56TSSOP ? ?	56TSSOP ? ?