采用FPGA芯片的系統(tǒng)應(yīng)用的電源管理問題

目前的電子產(chǎn)品市場競爭非常激烈，廠商都希望能在最短時間內(nèi)將新產(chǎn)品推出市場，以致子系統(tǒng)的設(shè)計周期越縮越短。在這個發(fā)展過程中，FPGA及ASIC 的重要性越來越受到重視，例如新系統(tǒng)的很多重要功能往往需要由這些電路執(zhí)行。對于采用FPGA芯片的系統(tǒng)來說，電源管理是尤其需要慎重考慮的關(guān)鍵問題之一。若要為FPGA芯片提供穩(wěn)定的供電，我們需要全面審視系統(tǒng)的整體供電需要。這個取態(tài)也適用于特殊應(yīng)用集成電路芯片。

由于系統(tǒng)的起始條件較為復(fù)雜，加上需要考慮的其他因素，例如瞬態(tài)行為、開關(guān)規(guī)格、以及許多其他的因素，因此電源供應(yīng)系統(tǒng)必須符合一定的要求，這一點(diǎn)極為重要。若按照有關(guān)芯片的應(yīng)用要求，供電干線必須繞過芯片或去除與芯片的耦合關(guān)系，那么處理旁路或去耦的問題時便需要特別小心。圖 1 所示的是能夠滿足FPGA芯片供電需要的典型電源管理系統(tǒng)。一般來說，F(xiàn)PGA芯片最低限度需要兩個電壓為其提供供電。一個是專為“核心”提供供電的電壓 （1.0 伏 （V） 至 2.5 伏 ［典型值］），而另一個是專為輸入/輸出提供供電的電壓 （3.3 伏 ［典型值］）。許多FPGA芯片更另外需要第三個低噪音、低紋波的電壓，以便為輔助電路提供供電。FPGA芯片所需的典型供電電壓是 2.5 伏或 3.3 伏，但不同系列的FPGA芯片各有不同的電壓需要。

異步降壓穩(wěn)壓器

功能：降壓 （輸出電壓小于輸入電壓）

應(yīng)用條件：一般來說，當(dāng)輸入電壓是輸出電壓的 3 倍至 5 倍則輸出電流介于 0.5A 至5A 之間特色：若輸入電壓/輸出電壓/輸出電流的典型值一如以上所提供的數(shù)值，設(shè)計這款電路便變得非常容易，而且有關(guān)設(shè)計更可發(fā)揮極高的效率

應(yīng)用范圍：所有降壓穩(wěn)壓器及控制器同步降壓穩(wěn)壓器

功能：降壓 （輸出電壓小于輸入電壓）

應(yīng)用條件：當(dāng)有高效率的系統(tǒng)要求輸出較高的電流 （5A 以上），或占空比較低 （輸入電壓比輸出電壓大 5 倍以上及/或輸出電流不超過 0.5A）特色：采用基本的降壓穩(wěn)壓器電路布局，其特點(diǎn)是以第二個開關(guān)取代二極管，有助減少上述操作情況下的損耗應(yīng)用范圍：任何“同步整流”降壓穩(wěn)壓器或控制器線性穩(wěn)壓器

功能：降壓 （輸出電壓小于輸入電壓）

應(yīng)用條件：一般來說，有關(guān)應(yīng)用的輸出電流不能超過 1A，壓降與噪音也必須很低

特色：最適用于固定輸出電壓、低電流及低壓降的系統(tǒng)，而且非常容易設(shè)計。

應(yīng)用范圍：任何低壓降線性穩(wěn)壓器

建議：最適合微功率系統(tǒng)采用

操作時上述電路的每一電壓并非輸出恒定的電流，事實(shí)上電流大小取決于許多與實(shí)際應(yīng)用有關(guān)的因素，例如FPGA芯片的速度及使用率等。操作電流可以低至 100mA，也可高至 20A。以這些系統(tǒng)來說，輸入電壓通常比FPGA芯片所獲得的任何供電電壓都要高，因此需要降低其電壓并加以穩(wěn)壓。圖 2 所示的是適合FPGA芯片采用的三款最常用的降壓穩(wěn)壓器配置。這三款芯片分別是同步降壓穩(wěn)壓器、異步降壓穩(wěn)壓器及線性穩(wěn)壓器。為系統(tǒng)選用穩(wěn)壓器時，必須詳細(xì)考慮系統(tǒng)的規(guī)格要求及穩(wěn)壓器的操作情況，以便作出配合。若要確保系統(tǒng)設(shè)計能順利運(yùn)作，我們也需要一并考慮以下的問題。

輸入電壓 （VIN）FPGA芯片的供電全部由銀盒、底板或中間供電干線提供。輸入電壓一般介于 3 伏至 15 伏之間，部分工業(yè)應(yīng)用系統(tǒng)的輸入電壓甚至?xí)哌_(dá) 30 伏。輸入電壓可能不會為某一零件提供供電，因?yàn)榉€(wěn)壓器的輸入電壓管腳已設(shè)定最高的額定供電量，只可為集成電路提供這一數(shù)量的供電。

輸出電壓 （VOUT） 及輸出電流 （IOUT）

穩(wěn)壓器的主要作用是穩(wěn)定電壓，換言之，無論輸入電壓及負(fù)載電流如何波動，穩(wěn)壓器都可將輸出電壓穩(wěn)定在某一水平上。正如先前所說，操作電流可以在低至 100mA與高至 20A 之間的范圍內(nèi)波動。輸入電壓、輸出電壓及輸出電流等數(shù)值一經(jīng)確定后，便可知道應(yīng)該選用什么類型的穩(wěn)壓器。以下是可供工程師參考的一些前人的經(jīng)驗(yàn)：

假如功耗不超過 1W，應(yīng)采用線性穩(wěn)壓器

”假如輸入/輸出電壓比小于 2:1，而輸出電流不超過 3A，應(yīng)采用非同步降壓穩(wěn)壓器

假如輸入/輸出電壓比大于 2:1，而輸出電流又超過 5A，應(yīng)采用同步降壓穩(wěn)壓器穩(wěn)壓器將參考電壓與出現(xiàn)在反饋管腳上的極小部分輸出電壓加以比較，然后根據(jù)反饋的電壓穩(wěn)定輸出電壓。參考電壓通常規(guī)定輸出電壓不能超過某一水平。

部分控制器規(guī)定啟動時間不能超過某一時限。由于這個時限上的規(guī)定，穩(wěn)壓器無法調(diào)低太大量的輸入電壓?？刂破鞯膯訒r間最低時限 （TON min.） 也為輸出電壓設(shè)定限幅，限定某一頻率下的輸出電壓不能超過某一水平。例如，啟動時間若超過其最低的時限，輸出電壓便會升越規(guī)定的水平。

輸入電壓 （VIN） = 12V

輸出電壓 （VOUT） = 1.2V

1.2V

D = ------------- = 0.1

12V

示功耗的大小。但系統(tǒng)設(shè)計工程師很多時并不十分明白效率的真正意義。若輸入電流無限制或電池壽命的長短不那么重要，功耗和效率也就不再成為最需關(guān)注的因素。系統(tǒng)耗散的熱能會令系統(tǒng)元件受熱，而溫度的上升幅度與功耗的大小有直接的關(guān)系。受影響的元件包括集成電路、金屬氧化半導(dǎo)體場效應(yīng)晶體管 （MOSFET）、電容器以及電感器。某一面積范圍究竟會耗散多少功率？這一點(diǎn)也很重要。一般來說，1W 的功率若通過一平方吋的銅質(zhì)表面耗散掉，加上在沒有氣流的影響下，溫度會因受熱而上升 40°C。

例如，假設(shè)：

輸出電壓 （VOUT） = 1.5V

輸出電流 （IOUT） = 15A

效率 = 90%

功耗 = 2.5W

這一水平的功率若通過一平方吋的銅質(zhì)面積耗散掉，會令溫度上升 100°C。

以下是另一可供參考的例子：

輸出電壓 （VOUT） = 1.5V

輸出電流 （IOUT） = 1.5A

效率 = 81%

功耗 = 0.53W

若與前一例子中的 90% 效率比較，這個效率數(shù)字看來不大理想。但以這個例子來說，一平方吋面積所耗散的功耗只有 0.53W，令溫度只上升 20°C，相比之下，前一例子的溫度則上升 100°C。以上例子證明功耗比效率顯得更為重要。系統(tǒng)設(shè)計工程師若明白這個道理，便可為所設(shè)計的系統(tǒng)選擇最理想的效率，以及降低系統(tǒng)的整體成本。體積系統(tǒng)設(shè)計所規(guī)定的芯片面積或高度如果縮小，不但會增加系統(tǒng)的成本，而且效率也會受到影響。例如，小型電感器的有效串聯(lián)電阻 （ESR） 通常都比大型電感器高，而且體積小巧的電感器或小型電解電容器一般都較為昂貴。采用多層式電路板可以縮小體積，但一般來說會增加整體的成本。正如上文所說，部分系統(tǒng)設(shè)計工程師可能會刻意提高開關(guān)頻率，以便縮小元件體積，但提高開關(guān)頻率會增加功率損耗。若果沒有必要而免強(qiáng)縮小電路板，不但會增加成本，而且會將功率損耗降低至不必要的低水平。

系統(tǒng)成本為FPGA芯片提供最具成本效益的供電一直是系統(tǒng)設(shè)計工程師的努力方向，但將供電成本盡量降低并不表示要采用最廉價的穩(wěn)壓器。例如，由于內(nèi)置場效應(yīng)晶體管的穩(wěn)壓器較為昂貴，因此系統(tǒng)設(shè)計工程師很多時不加思索便拒絕采用這類穩(wěn)壓器，但在某些應(yīng)用情況下，這類穩(wěn)壓器比設(shè)有外置式金屬氧化半導(dǎo)體場效應(yīng)晶體管的穩(wěn)壓器更具成本效益。此外，設(shè)有外置式場效應(yīng)晶體管的穩(wěn)壓器更易受來自電路板的噪音影響。設(shè)計簡單而又內(nèi)置金屬氧化半導(dǎo)體場效應(yīng)晶體管的高集成度開關(guān)穩(wěn)壓器便不易受噪音的影響，解決了大部分因?yàn)殪`敏度過高而產(chǎn)生的噪音問題。此外，我們也應(yīng)放棄采用雙通道降壓轉(zhuǎn)換器取代兩個單通道開關(guān)轉(zhuǎn)換器這個念頭。由于無需采用多個輸入電容器，因此可以大幅節(jié)省成本，而且由于按照設(shè)計該兩個相位可以異相操作，因此輸入電容器的均方根 （RMS） 紋波電流可以大幅降低。采用雙相位控制器可以避免拍頻頻率的出現(xiàn)，若采用多個非同步開關(guān)穩(wěn)壓器而它們都以稍微不同的頻率操作，那就必定會產(chǎn)生拍頻頻率。我們不要忘記，真正的成本是系統(tǒng)物料清單上所開列的成本，并不是只計算個別元件的成本。采用FPGA的系統(tǒng)除了要符合這些規(guī)定之外，可能還要符合下列任何一項(xiàng)或多項(xiàng)的特別要求：瞬態(tài)響應(yīng)FPGA芯片的核心電壓會產(chǎn)生極高轉(zhuǎn)換率的電流。為此，控制器必須一方面提供較大的階梯級負(fù)載電流，而另一方面又必須將輸出電壓所承受的干擾減至最低?？刂破饕驊?yīng)這些負(fù)載作出響應(yīng)的能力也因此稱為瞬態(tài)響應(yīng)。瞬態(tài)響應(yīng)、輸出電容及其有效串聯(lián)電阻一旦確定后，會將操作帶寬限定在某一范圍之內(nèi)。

排序及跟蹤系統(tǒng)啟動時，可能要先啟動某一電源供應(yīng)，然后才陸續(xù)啟動其他的電源供應(yīng)。若不按照規(guī)定的次序啟動電源供應(yīng)，電源供應(yīng)便會“鎖定”起來，而FPGA芯片可能會因此而受損或無法執(zhí)行正常功能。部分FPGA芯片必須在輸入/輸出及核心電壓之間設(shè)有排序及/或跟蹤功能。（如欲了解多種不同的排序及跟蹤系統(tǒng)設(shè)計方案，可參看圖 3。） 若穩(wěn)壓器已設(shè)有供電正常 （power good）、允許 （enable）、軟啟動及跟蹤等功能，便可輕易添加排序及跟蹤功能，或者以后可以隨時添加這兩個功能，令設(shè)計更具靈活性。若沒有這兩個功能，便需加設(shè)外接電路以確?？梢园凑照_次序啟動電源供應(yīng)。

啟動的要求我們?nèi)粢獮镕PGA芯片設(shè)定電壓上升率，可以利用軟啟動電容器加以設(shè)定。此外，啟動時的上升電壓一般都必須是單調(diào)的，而不是下降的。若電源供應(yīng)的輸出電容較小，啟動時的電壓會受其影響而下跌。容量夠大的電容器可以儲存足夠的電荷，以便為FPGA芯片提供啟動負(fù)載瞬態(tài)電壓。同步操作同步操作功能的作用是確保兩個或以上的穩(wěn)壓器可以一同鎖定在某一頻率，以免出現(xiàn)拍頻頻率。沒有這個同步操作功能的系統(tǒng)都會出現(xiàn)拍頻的現(xiàn)象。

總結(jié)

由于不同的系統(tǒng)有不同的要求，加上FPGA芯片或特殊應(yīng)用集成電路各有程度不同的復(fù)雜設(shè)計，而且使用率也不盡相同，因此電源供應(yīng)器的配置必須因應(yīng)不同的要求而作出不同的安排。除了輸入電壓、輸出電壓及輸出電流之外，我們也要考慮其他的特別要求如排序、跟蹤及啟動等條件。此外，我們設(shè)計系統(tǒng)時也需要顧及功耗、體積及成本對系統(tǒng)的影響。