FPGA設(shè)計(jì)中經(jīng)常犯的10個(gè)錯(cuò)誤

本文列出了FPGA設(shè)計(jì)中常見的十個(gè)錯(cuò)誤。我們收集了 FPGA 工程師在其設(shè)計(jì)中犯的 10 個(gè)最常見錯(cuò)誤，并提供了解決方案的建議和替代方案。本文假定讀者已經(jīng)具備 RTL 設(shè)計(jì)和數(shù)字電路方面的基礎(chǔ)。接下來讓我們深入探討在FPGA 設(shè)計(jì)中要避免的 10 大錯(cuò)誤。

異步邏輯

FPGA 設(shè)計(jì)適用于同步系統(tǒng)，即使異步邏輯是可綜合的，它也會導(dǎo)致設(shè)計(jì)中的時(shí)序違規(guī)（亞穩(wěn)態(tài)）。有 FPGA 工程經(jīng)驗(yàn)的人往往會避免在他們的 FPGA 設(shè)計(jì)中使用任何異步邏輯。緩解此問題的一種方法是在驅(qū)動 LUT 的設(shè)計(jì)中同步鎖存所有異步邏輯。

設(shè)計(jì)中的異步循環(huán)會增加 FPGA 的功耗，從而增加熱量并可能導(dǎo)致不必要的“過熱”問題。

以下是使用異步邏輯有益的情況：

在 AXI-stream協(xié)議中，最好將“tready”表示為異步，這里可以使用reg slice來減輕異步邏輯，這會增加整個(gè)設(shè)計(jì)的利用率。

基于 DSP slice 的計(jì)算。使用 DSP slice 的除法、乘法可以異步完成，對時(shí)序幾乎沒有影響。

不使用廠商提供的原語

這是 FPGA 初學(xué)者常犯的錯(cuò)誤。以Xilinx器件為例，Xilinx為時(shí)鐘緩沖器、CDC、DLL、時(shí)鐘分頻器等提供原語。充分利用器件中現(xiàn)有的原語將帶來更高效的設(shè)計(jì)，并大幅縮短開發(fā)時(shí)間。

例如：

1、 將 xpm-cdc 用于同步器將減少為其編寫 RTL 以及為該信號定義約束的麻煩。

2、使用 bufr 進(jìn)行時(shí)鐘分頻會自動將生成的時(shí)鐘放置在時(shí)鐘樹上，并推斷生成的時(shí)鐘約束。

?

未充分利用 DSP Slice

在 Xilinx FPGA 中，DSP Slice 能夠用作累加器、加法器、減法器、除法器和乘法器。當(dāng)需要這些功能時(shí)，最好使用 DSP slice 而不是 LUT/Fabric 來執(zhí)行此操作。這將減少花在設(shè)計(jì)優(yōu)化以及設(shè)計(jì)結(jié)束時(shí)的時(shí)序收斂上的時(shí)間。

有些設(shè)計(jì)需要非常高的時(shí)鐘頻率才能工作，在這種情況下，DSP Slice可以大大減少時(shí)序問題。

檢查設(shè)計(jì)中推斷的鎖存器

這是一個(gè)可以用例子很好解釋的案例。編寫狀態(tài)機(jī)時(shí)，應(yīng)該有 1 個(gè)同步狀態(tài)和 2 個(gè)異步狀態(tài)。在異步的 NEXT STATE LOGIC 中，如果忘記考慮所有條件，工具將推斷一個(gè)鎖存器，即 next_state 信號將被預(yù)期為設(shè)計(jì)中的生成時(shí)鐘，因?yàn)樗鼘Ⅱ?qū)動多個(gè) LUT。盲目忽略這種情況會導(dǎo)致狀態(tài)機(jī)停止，并且在出現(xiàn)故障時(shí)無法恢復(fù)。

不在每個(gè)階段運(yùn)行 DRC 檢查

DRC 檢查是必須的，應(yīng)該在綜合和實(shí)現(xiàn)之后進(jìn)行。應(yīng)正確分析 DRC 中的任何嚴(yán)重警告，并在設(shè)計(jì)中加以考慮。如果不這樣做，可能會導(dǎo)致系統(tǒng)不穩(wěn)定，并可能在某個(gè)時(shí)間點(diǎn)發(fā)生故障。

不遵循正確的命名和編碼約定

所有 RTL 設(shè)計(jì)工程師都應(yīng)遵循其設(shè)計(jì)的標(biāo)準(zhǔn)命名約定，例如。

為所有輸入添加 i_

為所有輸出添加 o_

為所有信號添加 s_

為所有常量添加 c_

為所有通用信號添加 g_

時(shí)鐘應(yīng)命名為 i_clk_m：例如 i_clk_122m88

復(fù)位應(yīng)命名為 i_rst_

所有代碼都應(yīng)正確記錄、注釋和測試（綜合前和綜合后）

復(fù)位信號的不必要使用

在 Xilinx 設(shè)備中，使用復(fù)位引腳驅(qū)動所有信號并不是首選，因?yàn)樗鼤蟠笤黾釉O(shè)計(jì)中的扇出。相反，最好將 gsr 引腳用于所有中間信號。

即：當(dāng)聲明信號時(shí)，將其本身初始化為復(fù)位值。

利用率計(jì)算

在 FPGA 中，不建議完全利用所有可用資源。開始設(shè)計(jì)時(shí)，選擇一個(gè)可以容納設(shè)計(jì)并有額外 10% 到 20% 可用空間的FPGA。這樣做是為了讓路由有余地使用其內(nèi)置邏輯滿足建立和保持時(shí)間。

如果不這樣做，后續(xù)的時(shí)序很難收斂，就不得不降低系統(tǒng)時(shí)鐘。

將block design用于大型設(shè)計(jì)

block design是輕松互連 RTL 的好方法，但對于大型項(xiàng)目，block design在 Xilinx Vivado 中也有很多固有的錯(cuò)誤，這會在設(shè)計(jì)中引起很多不必要的警告。

不檢查仿真設(shè)置中的記錄所有信號選項(xiàng)

在仿真設(shè)計(jì)時(shí)，最好首先檢查 vivado 中的記錄所有信號選項(xiàng)。這將避免為了向仿真波形添加附加信號而不得不重新運(yùn)行整個(gè)仿真。這適用于與 vivado 結(jié)合使用的所有第三方仿真軟件。

審核編輯：湯梓紅