關(guān)于Virtex-7 FPGA的電源需求深度探析

在規(guī)劃電源系統(tǒng)時(shí)，設(shè)計(jì)人員必須考慮電壓軌、電壓電平以及大電流需求。負(fù)載點(diǎn)轉(zhuǎn)換器將是重要組件。

隨著半導(dǎo)體公司不斷推出更加高級(jí)的器件，電路設(shè)計(jì)人員要找到確保其設(shè)計(jì)支持最高性能的最佳途徑、充分發(fā)揮這些全新IC的優(yōu)勢(shì)，將不斷面臨各種挑戰(zhàn)。為了充分發(fā)揮最高級(jí)FPGA器件的最佳性能，在系統(tǒng)中創(chuàng)建穩(wěn)健可靠的電源是一經(jīng)常被忽視，卻又至關(guān)重要的步驟。

賽靈思7系列FPGA可提供前所未有的低功耗與高性能以及移植設(shè)計(jì)的便捷路徑。該創(chuàng)新系列FPGA采用28納米TSMC HPL（高性能低功耗）工藝，與同類(lèi)競(jìng)爭(zhēng)FPGA相比，功耗銳降50%。

但隨著FPGA容量與性能的提升，F(xiàn)PGA的I/O資源正日益成為主要性能瓶頸。雖然實(shí)際晶體管數(shù)量每年都在翻番，但FPGA晶片尺寸卻或多或少地保持不變。這對(duì)將信號(hào)從芯片輸入輸出的I/O來(lái)說(shuō)是個(gè)問(wèn)題，因?yàn)镮/O只能以線性方式增長(zhǎng)，這為設(shè)法創(chuàng)建更大帶寬系統(tǒng)的設(shè)計(jì)人員帶來(lái)了大量的布局、信號(hào)完整性以及功耗挑戰(zhàn)。為解決這些問(wèn)題，賽靈思在其業(yè)界一流的器件中采用極其高級(jí)的數(shù)千兆位收發(fā)器（MGT）I/O模塊。例如，Virtex?-7 HT FPGA使用96個(gè)13.1Gbps收發(fā)器集提供2.78Tbps的最大帶寬。

隨著FPGA的功能日益強(qiáng)大，電源要求也變得更加復(fù)雜。對(duì)于當(dāng)前設(shè)計(jì)而言，各團(tuán)隊(duì)必須考慮對(duì)應(yīng)每個(gè)電路與功能模塊的多個(gè)電壓軌、電壓電平以及大電流需求。下面我們將深入討論有關(guān)Virtex-7 FPGA的電源需求。

輸出電壓設(shè)置的準(zhǔn)確性

隨著半導(dǎo)體制造工藝技術(shù)的不斷發(fā)展，半導(dǎo)體的密度與性能，尤其是FPGA的密度和性能，取得了長(zhǎng)足發(fā)展。同時(shí)，半導(dǎo)體公司也一直在降低其器件的核心電壓。

這兩個(gè)因素進(jìn)一步為電源設(shè)計(jì)帶來(lái)了挑戰(zhàn)，使設(shè)計(jì)人員難以選擇合適的電源電路。電路板布局與制造技術(shù)不足以管理幾毫伏內(nèi)的電壓，但電源系統(tǒng)必須具備可測(cè)量的準(zhǔn)確性與可靠性。如此一來(lái)，設(shè)計(jì)團(tuán)隊(duì)在設(shè)計(jì)電源系統(tǒng)時(shí)，就必須將電源特性與器件特性納入綜合考慮事項(xiàng)。。例如，1V核心電壓具有+/-30 mV的電壓容差，如果電流以10A為單位進(jìn)行變化，就會(huì)在5毫歐電源線上出現(xiàn)50mV的壓降（見(jiàn)圖1）。這樣在電路板設(shè)計(jì)過(guò)程中，就不容易在所有環(huán)境下管理電源電壓，使之不超過(guò)容差值。此外，如果設(shè)計(jì)團(tuán)隊(duì)在使用負(fù)載點(diǎn)（POL）電源，它們不但需要極高的精確度，不超出+/-1%，而且還要具備高速瞬態(tài)響應(yīng)。由于這些原因及其它原因，設(shè)計(jì)團(tuán)隊(duì)在構(gòu)建電路板之前，應(yīng)充分了解設(shè)計(jì)以及提供給他們的各種選項(xiàng)。

在為其電源系統(tǒng)選擇電路時(shí)，設(shè)計(jì)團(tuán)隊(duì)需要清楚的首要事項(xiàng)之一是：FPGA設(shè)計(jì)有嚴(yán)格的啟動(dòng)順序要求。例如，Virtex-7 FPGA加電順序有下列兩種選擇：VCCINT_VMGTAVCC_VMGTAVTT 或VMGTAVCC_VCCINT_VMGTAVTT。

同時(shí)，電源關(guān)斷順序還應(yīng)該與所選擇的加電順序正好相反。如果器件加電或關(guān)電順序與推薦的相左，在加電和電源關(guān)斷過(guò)程中，來(lái)自VMGTAVTT的平緩電流就會(huì)超出該規(guī)范。要滿足這種順序規(guī)則，設(shè)計(jì)人員可使用專(zhuān)用排序IC，也可使用POL的PGood及開(kāi)關(guān)特性。

使用FPGA進(jìn)行設(shè)計(jì)的電源系統(tǒng)還需要包含便于開(kāi)發(fā)團(tuán)隊(duì)監(jiān)控輸出電壓的電路。一般來(lái)說(shuō)，設(shè)計(jì)人員不但可檢查產(chǎn)品精調(diào)階段的輸出電壓，而且還可通過(guò)調(diào)節(jié)輸出電壓來(lái)管理壓降。設(shè)計(jì)人員通?？墒褂肞OL調(diào)節(jié)電壓，但這當(dāng)然也意味著設(shè)計(jì)中使用的POL需要具有輸出電壓調(diào)節(jié)特性。此外，電源系統(tǒng)還應(yīng)提供監(jiān)控設(shè)計(jì)電壓電流的功能，以便檢查實(shí)時(shí)偏差和電源異常，更好地預(yù)測(cè)故障。

高速SERDES需要大電流，因?yàn)樗鼈兙哂卸鄠€(gè)通道和一個(gè)高工作頻率。工程師用于為之供電的低壓差（LDO）穩(wěn)壓器會(huì)因低效率而產(chǎn)生大量熱量，因此對(duì)于需要大流耗的電路而言，它們并不是理想的電源解決方案。高速SERDES對(duì)電源電路中噪聲造成的抖動(dòng)非常敏感。高抖動(dòng)會(huì)降低信號(hào)質(zhì)量，導(dǎo)致數(shù)據(jù)錯(cuò)誤。對(duì)于SERDES而言，擁有極好的信號(hào)完整性也非常重要，這可實(shí)現(xiàn)良好的高速數(shù)據(jù)通信。這當(dāng)然也意味著設(shè)計(jì)人員在選擇POL時(shí)，應(yīng)確保其POL無(wú)噪聲。

選擇高精度POL轉(zhuǎn)換器

構(gòu)建最佳Virtex-7 FPGA電源系統(tǒng)的重要步驟是確保POL轉(zhuǎn)換器滿足給定器件要求。在大電流、電流變動(dòng)劇烈的設(shè)計(jì)中，快速瞬態(tài)響應(yīng)的POL轉(zhuǎn)換器非常適用。這些支持快速瞬態(tài)響應(yīng)的高精度POL轉(zhuǎn)換器不僅有助于管理FPGA不斷變化的核心電壓，還有助于管理MGT的VMGTAVCC和VMGTAVTT。圖2是幾個(gè)POL轉(zhuǎn)換器動(dòng)態(tài)負(fù)載變化電壓響應(yīng)的測(cè)量結(jié)果。為公正起見(jiàn)，我們讓所有POL轉(zhuǎn)換器都工作在相同的條件下。唯一不同的是：我們使用了每一款POL轉(zhuǎn)換器制造商文獻(xiàn)資料推薦的電容器。

? 輸入電壓：5 V（固定值）

? 輸出電壓：1 V（固定值）（Virtex-7 核心電壓）

? 負(fù)載電流：0~10 A

? 電流變化斜率（單位時(shí)間電流變化率）：5 A/μs

流媒體數(shù)據(jù)及數(shù)值處理可帶來(lái)FPGA的動(dòng)態(tài)電流變化。我們的結(jié)果顯示，某些POL轉(zhuǎn)換器發(fā)生了輸出電壓過(guò)沖和下沖現(xiàn)象，超出了賽靈思針對(duì)Virtex-7 FPGA推薦的VCCINT和VMGTAVCC電壓，超出1 V（±30 mV）。當(dāng)然，該數(shù)值可能會(huì)根據(jù)使用、電路板布局以及POL和FPGA周邊的去藕電容有所變化。但是很顯然，我們要到達(dá)Virtex-7 FPGA的推薦工作電壓范圍，就需要極好的電源充分滿足其大量電流快速變化（10A和5A/μs ）的需求。Bellnix BSV系列能夠滿足這些要求，并支持快速瞬態(tài)響應(yīng)，是高端FPGA以及分立式DSP與CPU等其它高速器件的必備產(chǎn)品。

輸出電壓及排序程序

如上文所述，隨著FPGA工藝技術(shù)的不斷縮小，其電源電壓也隨之降低，但功能數(shù)卻和其性能一樣，不斷提高。這會(huì)帶來(lái)電流的快速變化，提高電源要求。對(duì)設(shè)計(jì)工程師來(lái)說(shuō)，要讓電壓保持在FPGA要求的允許容差范圍內(nèi)，難度越來(lái)越大。這不僅對(duì)FPGA的核心電壓如此，對(duì)FPGA的高速SERDES也是如此。要讓Virtex-7收發(fā)器發(fā)揮最高性能優(yōu)勢(shì)，需要考慮幾個(gè)與電源有關(guān)的要點(diǎn)。例如，在因電源線電阻而產(chǎn)生壓降時(shí)，需要調(diào)整POL輸出電壓。與之類(lèi)似，極限測(cè)試也需要輸出電壓調(diào)節(jié)功能。此外，設(shè)計(jì)人員還需要監(jiān)控和調(diào)整POL的輸出電壓，才能迅速評(píng)估系統(tǒng)。

這里有一種可使用CPU程序調(diào)節(jié)輸出電壓的方法，其可充分滿足Virtex-7的電源要求。用戶可使用圖3所示的電路圖讓BSV系列POL支持可編程輸出電壓。

在本圖中，放大器1可檢測(cè)輸出電壓。用戶可通過(guò)差分放大器遠(yuǎn)程傳感，實(shí)現(xiàn)對(duì)輸出電壓的精確控制，并可將POL轉(zhuǎn)換器連接至負(fù)載，抵消壓降。放大器2可使用放大器1檢測(cè)到的輸出電壓與D/A轉(zhuǎn)換器的輸出電壓進(jìn)行比較。我們將放大器2的輸出連接到POL轉(zhuǎn)換器的調(diào)節(jié)引腳。POL轉(zhuǎn)換器的輸出電壓會(huì)隨調(diào)節(jié)引腳的輸入電壓變化而變化。這樣負(fù)載電壓和D/A轉(zhuǎn)換器的輸出就可匹配。

用戶可通過(guò)使用CPU控制D/A轉(zhuǎn)換器來(lái)設(shè)置輸出電壓。首先，在接通POL轉(zhuǎn)換器時(shí)，用戶必須先將D/A轉(zhuǎn)換器的輸出設(shè)置為0V，而后將開(kāi)關(guān)控制設(shè)置為“開(kāi)”，并將D/A轉(zhuǎn)換器的輸出設(shè)定為所需的值。如果正相輸入電壓為高，而放大器2的反相輸入電壓為0V（當(dāng)輸出關(guān)閉時(shí)），放大器2就會(huì)試圖提升調(diào)節(jié)引腳上的輸出電壓，導(dǎo)致接通POL轉(zhuǎn)換器時(shí)的過(guò)壓。此外，用戶還必須在D/A轉(zhuǎn)換器的輸出端連接RC電路，以免放大器2的正相輸出引腳電壓快速上升，導(dǎo)致過(guò)沖。

在Bellnix，我們已經(jīng)為賽靈思7系列GTX/GTH FPGA開(kāi)發(fā)出名為BPE-37的評(píng)估電源模塊。BPE-37不僅采用上述電路，而且還具有4個(gè)MGT所需的POL轉(zhuǎn)換器。這4個(gè)POL轉(zhuǎn)換器均為BSV系列POL，具有高精度、快速瞬態(tài)響應(yīng)以及低紋波噪聲特性。BPE37使用微控制器控制D/A轉(zhuǎn)換器，將每個(gè)輸出電壓設(shè)置在適當(dāng)?shù)乃缴?。此外，該微控制器還使用其開(kāi)關(guān)引腳，通過(guò)啟動(dòng)和停止POL轉(zhuǎn)換器來(lái)實(shí)現(xiàn)對(duì)排序的控制。該技術(shù)有助于設(shè)計(jì)團(tuán)隊(duì)通過(guò)PMBus串行通信修改輸出電壓，改變排序和監(jiān)控輸出電壓及電流。

BPE-37的電路配置可實(shí)現(xiàn)將數(shù)字功能添加至常規(guī)模擬類(lèi)POL，充分滿足賽靈思Virtex-7系列的所有電源需求。這些FPGA中的GTX/GTH收發(fā)器要求POL支持最快的瞬態(tài)響應(yīng)。表1所示為BPE-37的主要規(guī)范。