FPGA實(shí)現(xiàn)的 FFT 處理器的硬件結(jié)構(gòu)。接收單元采用乒乓RAM 結(jié)構(gòu), 擴(kuò)大了數(shù)據(jù)吞吐量。中間數(shù)據(jù)緩存單元采用雙口RAM , 減少了訪問(wèn)RAM 的時(shí)鐘消耗。計(jì)算單元采用基 2 算法, 流水線結(jié)構(gòu), 可在
2017-11-21 15:55:13
在信號(hào)處理中,FFT占有很重要的位置,其運(yùn)算時(shí)間影響整個(gè)系統(tǒng)的性能。傳統(tǒng)的實(shí)現(xiàn)方法速度很慢,難以滿足信號(hào)處理的實(shí)時(shí)性要求。針對(duì)這個(gè)問(wèn)題,本文研究了基于FPGA芯片的FFT算法,把FFT算法對(duì)實(shí)時(shí)性
2010-05-28 13:38:38
FPGA實(shí)現(xiàn)高速FFT處理器的設(shè)計(jì)介紹了采用Xilinx公司的Virtex - II系列FPGA設(shè)計(jì)高速FFT處理器的實(shí)現(xiàn)方法及技巧。充分利用Virtex - II芯片的硬件資源,減少?gòu)?fù)雜邏輯,采用
2012-08-12 11:49:01
設(shè)計(jì)RISC微處理器需要遵循哪些原則?基于FPGA技術(shù)用VHDL語(yǔ)言實(shí)現(xiàn)的8位RISC微處理器
2021-04-13 06:11:51
本帖最后由 mr.pengyongche 于 2013-4-30 03:00 編輯
我想知道fft在dsp處理器上的實(shí)現(xiàn)，，，他的表現(xiàn)是什么，，程序如何，，，波形是怎樣的，求這一題目的論文，，，感謝各位大神
2013-01-16 01:35:52
高速專用GFP處理器的FPGA實(shí)現(xiàn)采用 實(shí)現(xiàn)了非標(biāo)準(zhǔn)用戶數(shù)據(jù)接入 網(wǎng)絡(luò)時(shí)，進(jìn)行數(shù)據(jù) 封裝和解封裝的處理器電路在處理器電路中引入了緩沖區(qū)管理器，使得電路能夠有效處理突發(fā)到達(dá) 瞬時(shí)速率較高的客戶
2012-08-11 11:51:11
減輕計(jì)算密集型 2D FFT 運(yùn)算負(fù)載的 FFTC 硬件加速器，可實(shí)現(xiàn)低延遲和高精度附加了 JESD 的寬帶采樣信號(hào)處理解決方案，包含數(shù)字信號(hào)處理器 (DSP)、ADC 和 DAC 板、演示軟件、配置
2018-09-20 09:07:06
1.處理器上有64個(gè)可復(fù)用的IO口，我們需要64個(gè)IO口，因?yàn)槭菑?fù)用的，我么也會(huì)用到部分復(fù)用功能，所以IO口不夠用，有人提出用CPLD或FPGA擴(kuò)展，這樣擴(kuò)展的IO的速度與處理器的IO有區(qū)別嗎？
2023-04-23 14:10:40
)作為一種特殊的嵌入式微處理器系統(tǒng)，已逐漸成為一個(gè)新興的技術(shù)方向。SOPC融合了SoC和FPGA各自的優(yōu)點(diǎn)，并具備軟硬件在系統(tǒng)可編程、可裁減、可擴(kuò)充、可升級(jí)的功能。其核心是在FPGA上實(shí)現(xiàn)的嵌入式微處理器
2020-03-16 06:37:20
另一組FTFO的寫(xiě)時(shí)序，實(shí)現(xiàn)了信號(hào)不間斷的采樣和存儲(chǔ)。FPGA將一組數(shù)據(jù)處理完畢后，以中斷的方式通知SEP3203，處理器以DMA方式將運(yùn)算后的結(jié)果存儲(chǔ)到片外的SDRAM中。由于數(shù)據(jù)寫(xiě)滿FIFO的時(shí)間大于
2019-04-26 07:00:06
PowerPC)。大量的邏輯單元使你可以實(shí)現(xiàn)數(shù)據(jù)處理單元，這些單元與處理器系統(tǒng)一起工作，由處理器對(duì)其進(jìn)行控制或監(jiān)控。FPGA作為一種可重復(fù)編程的單元，允許你在設(shè)計(jì)過(guò)程中進(jìn)行編程并對(duì)其進(jìn)行測(cè)試。如果你發(fā)現(xiàn)了
2015-02-02 14:18:19
一種高速并行FFT處理器的VLSI結(jié)構(gòu)設(shè)計(jì)摘要：在OFDM系統(tǒng)的實(shí)現(xiàn)中，高速FFT處理器是關(guān)鍵。在分析了基4按時(shí)域抽取快速傅立葉變換（FFT）算法特別的基礎(chǔ)上，研究了一種高性能的FFT處理器的硬件
2008-10-15 22:41:48
中，數(shù)字信號(hào)處理系統(tǒng)經(jīng)常要進(jìn)行高速、高精度的FFF運(yùn)算?，F(xiàn)場(chǎng)可編程邏輯陣列(FPGA)是一種可定制集成電路，具有面向數(shù)字信號(hào)處理算法的物理結(jié)構(gòu)。用FPGA實(shí)現(xiàn)FFT處理器具有硬件系統(tǒng)簡(jiǎn)單、功耗低的優(yōu)點(diǎn)
2019-07-03 07:56:53
代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法如何采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速？
2021-04-13 06:39:25
的可擴(kuò)展處理平臺(tái)(Extensible Processing Platform)架構(gòu)，該平臺(tái)將完整的ARM Cortex-A9 MPCore處理器片上系統(tǒng)(SoC)與集成了28nm低功耗和高性能的可編程
2019-10-15 06:30:53
我目前使用的是32位FFT LIB函數(shù)，它在DSP庫(kù)（XC32和C32）中可用。這個(gè)庫(kù)還會(huì)與PIC32 MZ處理器一起工作嗎？據(jù)我所知，MZ系列包含一個(gè)加速fft轉(zhuǎn)換的指令，但是當(dāng)我查看
2019-08-08 10:49:05
``基于FPGA的圖像FFT濾波處理 AT7_Xilinx開(kāi)發(fā)板（USB3.0+LVDS）資料共享 騰訊鏈接：https://share.weiyun.com/5GQyKKc 百度網(wǎng)盤(pán)鏈接
2019-08-08 11:33:01
基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器
2012-08-18 00:04:21
基于FPGA的超高速FFT硬件實(shí)現(xiàn)介紹了頻域抽取基二快速傅里葉運(yùn)算的基本原理；討論了基于FPGA達(dá)4 096點(diǎn)的大點(diǎn)數(shù)超高速FFT硬件系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)方法，當(dāng)多組大點(diǎn)數(shù)進(jìn)行FFT運(yùn)算時(shí)，利用FPGA
2009-06-14 00:19:55
FFT算法在數(shù)字信號(hào)處理中占有重要的地位，所以本文提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖:重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。
2017-11-28 11:32:15
在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中，微處理器是不可缺少的一個(gè)部件。然而，隨著系統(tǒng)變得越來(lái)越復(fù)雜，擁有更廣泛的功能和用戶接口時(shí)，使用中檔微處理器的系統(tǒng)架構(gòu)在連接一個(gè)或多個(gè)微處理器時(shí)面臨著三個(gè)關(guān)鍵的挑戰(zhàn)
2019-09-26 08:08:42
傅里葉變換、脈沖壓縮、線性預(yù)測(cè)編碼語(yǔ)音處理、高速定點(diǎn)矩陣乘法等，有較好的應(yīng)用前景和發(fā)展空間。那有誰(shuí)知道該如何利用FPGA實(shí)現(xiàn)級(jí)聯(lián)信號(hào)處理器嗎？
2019-07-30 07:22:48
FFT算法的實(shí)現(xiàn)為了提高FFT工作頻率和節(jié)省FPGA資源，采用3級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)64點(diǎn)的FFT運(yùn)算。流水線處理器的結(jié)構(gòu)如圖2所示。每級(jí)均由延時(shí)單元、轉(zhuǎn)接器（SW）、蝶形運(yùn)算和旋轉(zhuǎn)因子乘法4個(gè)模塊組成
2019-06-17 09:01:35
請(qǐng)問(wèn)一下如何用FPGA實(shí)現(xiàn)FFT算法？
2021-04-08 06:06:26
本文設(shè)計(jì)的FFT處理器，基于FPGA技術(shù)，由于采用移位寄存器流水線結(jié)構(gòu)，實(shí)現(xiàn)了兩路數(shù)據(jù)的同時(shí)輸入，相比傳統(tǒng)的級(jí)聯(lián)結(jié)構(gòu)，提高了蝶形運(yùn)算單元的運(yùn)算效率，減小了輸出延時(shí)，降低了芯片資源的使用。
2021-04-28 06:32:30
ARM通過(guò)增加硬件協(xié)處理器來(lái)支持對(duì)其指令集的通用擴(kuò)展，通過(guò)未定義指令陷阱支持這些協(xié)處理器的軟件仿真。簡(jiǎn)單的ARM核提供板級(jí)協(xié)處理器接口，因此協(xié)處理器可作為一個(gè)獨(dú)立的元件接入。高速時(shí)鐘使得板級(jí)接口非常
2022-04-24 09:36:47
本文提出的通過(guò)微處理器加FPGA結(jié)合串行菊花鏈實(shí)現(xiàn)可重構(gòu)的方式，實(shí)現(xiàn)了動(dòng)態(tài)可重構(gòu)FPGA結(jié)構(gòu)設(shè)計(jì)的一種應(yīng)用。
2021-05-10 06:22:19
怎么利用FPGA和嵌入式處理器實(shí)現(xiàn)低成本智能顯示模塊？
2021-04-28 07:10:33
求大佬分享一下怎么用FPGA嵌入式處理器實(shí)現(xiàn)構(gòu)想？
2021-04-13 06:31:14
快速傅里葉變換(FFT)在雷達(dá)、通信和電子對(duì)抗等領(lǐng)域有廣泛應(yīng)用。近年來(lái)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的飛速發(fā)展，與DSP技術(shù)相比，由于其并行信號(hào)處理結(jié)構(gòu)，使得FPGA能夠很好地適用于高速信號(hào)處理
2019-08-28 06:10:15
一個(gè)以上的嵌入式處理器IP(Intellectual Property，知識(shí)產(chǎn)權(quán))核，具有小容量片內(nèi)高速RAM資源，豐富的IP核資源可供靈活選擇，有足夠的片上可編程邏輯資源，處理器高速接口和FPGA
2020-03-13 07:03:54
討論了一種基于FPGA的64點(diǎn)FFT處理器的設(shè)計(jì)方案，輸入數(shù)據(jù)的實(shí)部和虛部均以16位二進(jìn)制數(shù)表示，采用基2DIT-FFT算法，以Altera公司的QuartusⅡ軟件為開(kāi)發(fā)平臺(tái)對(duì)處理器各個(gè)的模塊進(jìn)行設(shè)計(jì)，在Stratix系列中的EP1S25型FPGA通過(guò)了綜合和仿真，運(yùn)算結(jié)果正確。
2021-04-29 06:25:54
求大神分享一種基于FPGA的級(jí)聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計(jì)
2021-05-06 07:34:53
的 FPU 框，即可實(shí)現(xiàn)APU-FPU 連接（見(jiàn)圖 3 頂部）。該向?qū)?b class="flag-6" style="color: red">可實(shí)現(xiàn)一個(gè)經(jīng)過(guò)優(yōu)化能以處理器時(shí)鐘三分之一速率運(yùn)行的雙精度 FPU。您也可定制更高時(shí)鐘速率的 FPU 和單精度 FPU。如果不想
2018-08-03 11:15:23
徽標(biāo)。支持低功耗應(yīng)用SiFive的處理器核心設(shè)計(jì)可擴(kuò)展方法使萊迪思能夠創(chuàng)建針對(duì)IP的核心應(yīng)用程序，該應(yīng)用程序著重于性能和功能工作負(fù)載要求。兩家公司已同意合作開(kāi)發(fā)新的，優(yōu)化的處理器內(nèi)核，這些內(nèi)核在開(kāi)放
2020-07-27 17:57:36
處理器擴(kuò)展性有什么重要之處?
2021-06-17 09:51:26
FFT算法原理是什么？怎樣去實(shí)現(xiàn)64點(diǎn)高速FFT算法？
2021-04-29 07:03:28
怎樣去設(shè)計(jì)可擴(kuò)展FFT處理器？可擴(kuò)展FFT處理器的結(jié)構(gòu)是如何構(gòu)成的？
2021-05-06 07:52:19
賽靈思Zynq-7000可擴(kuò)展處理平臺(tái)(EPP)將雙ARM Cortex-A9 MPCore處理器系統(tǒng)與可編程邏輯和硬IP外設(shè)緊密集成在一起，提供了靈活性、可配置性和性能的完美組合。圍繞其剛剛推出
2019-05-16 10:44:42
處理器。這些可配置協(xié)處理器可幫助設(shè)計(jì)人員解決傳統(tǒng)ASIC仿真中存在的許多問(wèn)題，并更省力、更快捷地實(shí)現(xiàn)更精確的設(shè)計(jì)。
2019-07-23 06:24:16
，最高可提供256 GMAC的DSP性能。將需要高速并行處理的工作卸載給FPGA，而將需要高速串行處理的工作留給處理器，這樣即可在降低系統(tǒng)要求的同時(shí)優(yōu)化整體系統(tǒng)的性價(jià)比。
2019-07-15 06:18:56
包含一個(gè)以上的嵌入式處理器IP(Intellectual Property，知識(shí)產(chǎn)權(quán))核，具有小容量片內(nèi)高速RAM資源，豐富的IP核資源可供靈活選擇，有足夠的片上可編程邏輯資源，處理器高速接口和FPGA編程接口共用或并存，可能包含部分可編程模擬電路，單芯片、低功耗[1]。
2019-08-23 08:18:51
介紹了頻域抽取基二快速傅里葉運(yùn)算的基本原理；討論了基于FPGA達(dá)4 096點(diǎn)的大點(diǎn)數(shù)超高速FFT硬件系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)方法，當(dāng)多組大點(diǎn)數(shù)進(jìn)行FFT運(yùn)算時(shí)，利用FPGA內(nèi)部大容量存儲(chǔ)資源，采
2009-04-26 18:33:08
26 針對(duì)在工業(yè)中越來(lái)越多的使用到的FFT，本文設(shè)計(jì)出了一種利用CORDIC 算法在FPGA 上實(shí)現(xiàn)快速FFT 的方法。CORDIC 實(shí)現(xiàn)復(fù)數(shù)乘法比普通的計(jì)算器有結(jié)構(gòu)上的優(yōu)勢(shì)，并且采用了循環(huán)結(jié)構(gòu)
2009-08-24 09:31:109 本文討論了一種可在FPGA 上實(shí)現(xiàn)的FFT 結(jié)構(gòu)。該結(jié)構(gòu)采用基于流水線結(jié)構(gòu)和快速并行乘法器的蝶形處理器。乘法器采用改進(jìn)的Booth 算法，簡(jiǎn)化了部分積符號(hào)擴(kuò)展，使用Wallace 樹(shù)結(jié)構(gòu)和4-2
2009-09-11 15:46:4016 主要介紹基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的微波接力通信中FFT 模塊的設(shè)計(jì)與實(shí)現(xiàn)方案。提出一種全并行流水結(jié)構(gòu)，采用新一代大容量的高速Stratix 系列FPGA 可以在N 個(gè)系統(tǒng)時(shí)鐘之內(nèi)
2009-11-24 12:13:1919 本文主要研究基于FPGA 的數(shù)據(jù)處理系統(tǒng)，內(nèi)部包含一個(gè)1024 點(diǎn)的FFT 處理單元。FFT 部分采用基四算法，五級(jí)級(jí)聯(lián)處理，并通過(guò)CORDIC 流水線結(jié)構(gòu)使硬件實(shí)現(xiàn)較慢的復(fù)乘運(yùn)算轉(zhuǎn)化為移位
2009-12-19 16:18:3559 本文利用頻域抽取基四算法，運(yùn)用靈活的硬件描述語(yǔ)言-Verilog HDL 作為設(shè)計(jì)主體，設(shè)計(jì)并實(shí)現(xiàn)一套集成于FPGA 內(nèi)部的FFT 處理器。FFT 處理器的硬件試驗(yàn)結(jié)果表明該處理器的運(yùn)算結(jié)
2010-01-20 14:33:5440 在OFDM系統(tǒng)的實(shí)現(xiàn)中，高速FFT處理器是關(guān)鍵。在分析了基4按時(shí)域抽取快速傅立葉變換(FFT)算法特點(diǎn)的基礎(chǔ)上，研究了一種高性能FFT處理器的硬件結(jié)構(gòu)。此結(jié)構(gòu)能同時(shí)從四個(gè)并行存
2010-07-02 16:51:1511 針對(duì)在工業(yè)中越來(lái)越多的使用到的FFT，本文設(shè)計(jì)出了一種利用CORDIC算法在FPGA上實(shí)現(xiàn)快速FFT的方法。CORDIC實(shí)現(xiàn)復(fù)數(shù)乘法比普通的計(jì)算器有結(jié)構(gòu)上的優(yōu)勢(shì)，并且采用了循環(huán)結(jié)構(gòu)的CORDIC算
2010-08-09 15:39:2055 Intel Xeon?可擴(kuò)展處理器（第三代）Intel?Xeon?可擴(kuò)展處理器（第三代）針對(duì)云、企業(yè)、HPC、網(wǎng)絡(luò)、安全和IoT工作負(fù)載進(jìn)行了優(yōu)化，具有8到40個(gè)強(qiáng)大的內(nèi)核和頻率范圍、功能和功率級(jí)別
2024-02-27 11:58:54
Intel 第四代Xeon?可擴(kuò)展處理器Intel第4代Xeon? 可擴(kuò)展處理器設(shè)計(jì)旨在加速以下增長(zhǎng)最快工作負(fù)載領(lǐng)域的性能：人工智能 (AI)、數(shù)據(jù)分析、網(wǎng)絡(luò)、存儲(chǔ)器和高性能計(jì)算 (HPC) 。這些
2024-02-27 12:19:48
用FPGA實(shí)現(xiàn)FFT算法
引言 DFT(Discrete Fourier Transformation)是數(shù)字信號(hào)分析與處理如圖形、語(yǔ)音及圖像等領(lǐng)域的重
2008-10-30 13:39:20
1426 
基于FPGA的級(jí)聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計(jì)
0 引 言
數(shù)字信號(hào)處理主要研究采用數(shù)字序列或符號(hào)序列表示信號(hào)，并用數(shù)字計(jì)算方法對(duì)這些序列進(jìn)行處理，以便
2009-12-28 11:07:331865 
基于FPGA的高速定點(diǎn)FFT算法的設(shè)計(jì)方案
引 言 快速傅里葉變換(FFT)作為計(jì)算和分析工具，在眾多學(xué)科領(lǐng)域(如信號(hào)處理、圖像處理、生物信息學(xué)、計(jì)算物理
2010-02-09 10:47:50992 
提出了一種高速定點(diǎn)FFT 處理器的設(shè)計(jì)方法此方法在CORDIC 算法的基礎(chǔ)上通過(guò)優(yōu)化操作數(shù)地址映射方法和旋轉(zhuǎn)因子生成方法每周期完成一個(gè)基4 蝶形運(yùn)算具有最大的并行性同時(shí)按照本文提出
2011-06-28 18:08:1228 作者提出了一種實(shí)時(shí)可重配置的FFT處理器.該處理器采用小點(diǎn)數(shù)內(nèi)部流水和大點(diǎn)數(shù)二維化處理結(jié)構(gòu)，通過(guò)控制各處理模塊實(shí)現(xiàn)4,16,64，256和1 024點(diǎn)復(fù)數(shù)FFT運(yùn)算，并給出了該結(jié)構(gòu)與Hasan結(jié)構(gòu)的
2011-08-23 11:35:202370 在現(xiàn)代邏輯設(shè)計(jì)中，FPGA占有重要的地位，不僅因?yàn)榫哂袕?qiáng)大的邏輯功能和高速的處理速度，同時(shí)因?yàn)槠鋬?nèi)部嵌有大量的可配置的塊RAM，使其得到了廣泛地應(yīng)用，例如FFT算法的實(shí)現(xiàn)等。
2011-09-27 17:07:1254 為了提高快速傅里葉變換( FFT)處理數(shù)據(jù)的實(shí)時(shí)性,本文利用現(xiàn)場(chǎng)可編程陣列( FPGA)邏輯資源豐富、運(yùn)算速度快的特點(diǎn)以及FFT算法的分級(jí)特性,實(shí)現(xiàn)了高速、高階FFT的流水線工作方式設(shè)計(jì)。通
2011-10-01 01:52:5155 為了提高快速傅里葉變換( FFT)處理數(shù)據(jù)的實(shí)時(shí)性,本文利用現(xiàn)場(chǎng)可編程陣列( FPGA)邏輯資源豐富、運(yùn)算速度快的特點(diǎn)以及FFT算法的分級(jí)特性,實(shí)現(xiàn)了高速、高階FFT的流水線工作方式設(shè)計(jì)。通
2011-10-28 17:11:2632 提出了Radix-4 FFT的優(yōu)化算法，采用該優(yōu)化算法設(shè)計(jì)了64 點(diǎn)流水線IFFT/FFT 處理器，該處理器可以在64 個(gè)時(shí)鐘周期內(nèi)僅采用3 個(gè)復(fù)數(shù)乘法器獲得64 點(diǎn)處理結(jié)果，提高了運(yùn)算速度，節(jié)約了硬件資
2011-12-14 16:03:3547 首先，針對(duì)圖像聲納實(shí)時(shí)性的要求和FPGA片內(nèi)資源的限制，設(shè)計(jì)了級(jí)聯(lián)和并行遞歸兩種結(jié)構(gòu)的FFT處理器。文中詳細(xì)討論了利用流水線技術(shù)和并行處理技術(shù)提高FFT處理器運(yùn)算速度的方法，并
2011-12-27 13:51:1451 本書(shū)比較全面地闡述了fpga在數(shù)字信號(hào)處理中的應(yīng)用問(wèn)題。本書(shū)共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語(yǔ)言、fpga設(shè)計(jì)中常用軟件簡(jiǎn)介、用fpga實(shí)現(xiàn)數(shù)字信號(hào)處理的數(shù)據(jù)規(guī)劃、多種
2015-12-23 11:07:4644 本文主要研究如何利用FPGA實(shí)現(xiàn)FFl’算法，研制具有自主知識(shí)產(chǎn)權(quán)的FFT
信號(hào)處理器
2016-03-21 16:22:5240 高速專用GFP處理器的FPGA實(shí)現(xiàn)，下來(lái)看看
2016-05-10 11:24:3315 利用FPGA的IP核設(shè)計(jì)和實(shí)現(xiàn)FFT算法
2016-05-24 14:14:4736 基于802_11ac的FFT_IFFT處理器設(shè)計(jì)_施隆照
2017-01-03 17:41:320 基于FPGA的1024點(diǎn)高性能FFT處理器的設(shè)計(jì)_鐘冠文
2017-03-19 11:36:5510 算法及其實(shí)現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實(shí)意義。 1 FFT 算法及其實(shí)現(xiàn)方法 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA 是一種可編程使用的信號(hào)處理器件，其運(yùn)算速度高，內(nèi)置高速乘法器可實(shí)現(xiàn)復(fù)雜累加乘法運(yùn)算;同時(shí)其存儲(chǔ)量大，無(wú)需外接存儲(chǔ)器就可實(shí)現(xiàn)大量數(shù)
2017-10-15 10:54:3120 有兩種：軟件（軟件編程）和硬件（專用ASIC芯片）。DSP軟件編程實(shí)現(xiàn)速度較慢，不能滿足FFT算法高速、實(shí)時(shí)的場(chǎng)合；專用芯片在速度上能滿足要求，但外圍電路復(fù)雜，可擴(kuò)展性差，FPGA在當(dāng)今數(shù)字信號(hào)處理領(lǐng)域被廣泛采用，其兼有軟件編程的靈活性和專用芯
2017-11-09 10:58:1411 運(yùn)算所需的巨量存儲(chǔ)器，需外置特定的接口、控制芯片和RAM．限制了運(yùn)算速度。采用專用的FFT處理芯片，雖然速度能達(dá)到要求，但其外圍電路復(fù)雜、可擴(kuò)展性差，并且價(jià)格昂貴。FPGA具有可配置性強(qiáng)、速度快、密度高、功耗低的特點(diǎn)，而且目前的FPGA內(nèi)部集成有
2018-04-03 16:48:122 、遙感遙測(cè)、地質(zhì)勘探、航空航天、生物醫(yī)學(xué)等眾多領(lǐng)域都獲得極其廣泛的應(yīng)用。隨著FPGA技術(shù)的高速發(fā)展以及EDA技術(shù)的成熟，采用FPGA芯片實(shí)現(xiàn)FFT已經(jīng)顯示出巨大的潛力。
2019-01-15 10:20:002757 
本文提出了一種實(shí)現(xiàn)信號(hào)采集方案，介紹了由ARM 處理器S3C2410 和EP2C8 FPGA 組成的高速信號(hào)采集系統(tǒng)的系統(tǒng)設(shè)計(jì)，并著重介紹前端硬件的設(shè)計(jì)，并就ARM 處理器和FPGA 的互聯(lián)設(shè)計(jì)進(jìn)行探討。利用FPGA 硬件控制A/D 轉(zhuǎn)換，達(dá)到了較好的效果，實(shí)現(xiàn)了信號(hào)的采集與存儲(chǔ)。
2018-11-02 15:46:0110 對(duì)實(shí)現(xiàn)FFT的工程，目前通用的方法是采用DSP、FFT處理電路及FPGA。用DSP實(shí)現(xiàn)FFT的處理速度較慢，不能滿足某些高速信號(hào)實(shí)時(shí)處理的要求；專用的FFT處理器件雖然速度較快，但是價(jià)格相對(duì)昂貴
2020-07-27 17:52:011191 
針對(duì)高速實(shí)時(shí)信號(hào)處理的要求，介紹了用現(xiàn)場(chǎng)可編程邏輯陣列（FPGA）實(shí)現(xiàn)的一種流水線結(jié)構(gòu)的FFT處理器方案。該FFT處理器能夠?qū)π盘?hào)進(jìn)行實(shí)時(shí)頻譜分析，最高工作頻率達(dá)到75 MHz。通過(guò)對(duì)采樣數(shù)據(jù)進(jìn)行
2021-01-25 14:51:0012 采用FPGA實(shí)現(xiàn)了非標(biāo)準(zhǔn)用戶數(shù)據(jù)接入sDH網(wǎng)絡(luò)時(shí)，進(jìn)行數(shù)據(jù)GFP封裝和解封裝的處理器電路。在處理器電路中引入了緩沖區(qū)管理器，使得電路能夠有效處理突發(fā)到達(dá)、瞬時(shí)速率較高的客戶數(shù)據(jù)；采用了并行cRc算法
2021-01-27 16:38:037 采用FPGA實(shí)現(xiàn)了非標(biāo)準(zhǔn)用戶數(shù)據(jù)接入sDH網(wǎng)絡(luò)時(shí)，進(jìn)行數(shù)據(jù)GFP封裝和解封裝的處理器電路。在處理器電路中引入了緩沖區(qū)管理器，使得電路能夠有效處理突發(fā)到達(dá)、瞬時(shí)速率較高的客戶數(shù)據(jù)；采用了并行cRc算法
2021-01-28 17:22:527 的數(shù)字信號(hào)處理系統(tǒng)具有更高的實(shí)時(shí)性和可嵌入性，能夠方便地實(shí)現(xiàn)系統(tǒng)的集成與功能擴(kuò)展。FFT的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲(chǔ)單元、地址生成單元與控制單元。
2021-02-01 10:33:0619 目的針對(duì)高速數(shù)字信號(hào)處理的要求，給出了用現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）實(shí)現(xiàn)的快速傅里葉變換（FFT）方案。方法 算法為按時(shí)間抽取的基4算法，采用遞歸結(jié)構(gòu)的塊浮點(diǎn)運(yùn)算方案，蝶算過(guò)程只擴(kuò)展兩個(gè)符號(hào)位以適應(yīng)
2021-02-02 17:13:0213 及布局布線，并用ModelSim和Matlab對(duì)設(shè)計(jì)作了聯(lián)合仿真。結(jié)果表明，通過(guò)利用FPGA器件中大量的乘法器、邏輯單元及存儲(chǔ)器等硬件資源，采用全并行加流水結(jié)構(gòu)，可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32點(diǎn)FFT運(yùn)算的功能，設(shè)計(jì)最高運(yùn)算速度可達(dá)11 ns，可實(shí)現(xiàn)對(duì)高速A/D采樣數(shù)據(jù)的實(shí)時(shí)處理.
2021-03-31 15:22:0011 該文在闡述了灰度圖像順序形態(tài)變換的基礎(chǔ)上，介紹了順序形態(tài)變換硬件實(shí)現(xiàn)的圖像處理系統(tǒng)．該系統(tǒng)采用DSP+FPGA的框架結(jié)構(gòu)，利用FPGA的可重構(gòu)特性將其中一片FPGA作為協(xié)處理器可以實(shí)現(xiàn)不同的圖像處理
2021-04-01 11:21:468 EE-263：在TigerSHARC?處理器上并行實(shí)現(xiàn)定點(diǎn)FFT
2021-05-16 08:53:562 基于新型FPGA的FFT設(shè)計(jì)與實(shí)現(xiàn)設(shè)計(jì)方法。
2021-06-17 17:07:0342 基于FPGA+STM32雙處理器的高速數(shù)據(jù)采集系統(tǒng)
2021-06-25 10:38:0464 摘要：在對(duì)FFT(快速傅立葉變換)算法進(jìn)行研究的基礎(chǔ)上，描述了用FPGA實(shí)現(xiàn)FFT的方法，并對(duì)其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。
2022-04-12 19:28:254515 摘要: 現(xiàn)代 信號(hào) 處理系統(tǒng)通常需要在不同處理器之間實(shí)現(xiàn)高速數(shù)據(jù) 通信 ，SRIO協(xié)議由于高效率、低延時(shí)的特性被廣泛使用。本文研究了在 FPGA 和 DSP 兩種處理器之間實(shí)現(xiàn)SRIO協(xié)議的方法
2023-03-20 15:00:011324 目前，硬件實(shí)現(xiàn)FFT算法的方案主要有：通用數(shù)字信號(hào)處理器(DSP)、FFT專用器件和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)。DSP具有純軟件實(shí)現(xiàn)的靈活性，適用于流程復(fù)雜的算法，如通信系統(tǒng)中信道的編譯
2023-05-11 15:31:411649 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論