如何在集成電路中減少天線效應(yīng)? - 全文

　　如摩爾定律所述，數(shù)十年來，集成電路的密度和性能迅猛增長。眾所周知，這種高速增長的趨勢總有一天會結(jié)束，人們只是不知道當(dāng)這一刻來臨時(shí)，集成電路的密度和性能到底能達(dá)到何種程度。隨著技術(shù)的發(fā)展，集成電路密度不斷增加，而柵氧化層寬度不斷減少，超大規(guī)模集成電路中常見的多種效應(yīng)變得原來越重要并難以控制。天線效應(yīng)便是其中之一。在過去的二十年中，半導(dǎo)體技術(shù)得以迅速發(fā)展，催生出更小規(guī)格、更高封裝密度、更高速電路、更低功耗的產(chǎn)品。本文將討論天線效應(yīng)以及減少天線效應(yīng)的解決方案。

　　天線效應(yīng)

　　天線效應(yīng)或等離子導(dǎo)致柵氧損傷是指：在MOS集成電路生產(chǎn)過程中，一種可潛在影響產(chǎn)品產(chǎn)量和可靠性的效應(yīng)。

　　目前，平版印刷工藝采用“等離子刻蝕”法（或“干法刻蝕”）制造集成電路。等離子是一種用于刻蝕的離子化/活性氣體。它可進(jìn)行超級模式控制（更鋒利邊緣/更少咬邊），并實(shí)現(xiàn)多種在傳統(tǒng)刻蝕中無法實(shí)現(xiàn)的化學(xué)反應(yīng)。但凡事都有兩面性，它還帶來一些副作用，其中之一就是充電損傷。

　　等離子充電損傷是指在等離子處理過程中，MOSFET 中產(chǎn)生的柵氧化層的非預(yù)期高場應(yīng)力。在等離子刻蝕過程中，大量電荷聚集在多晶硅和金屬表面。通過電容耦合，在柵氧化層中會形成較大電場，導(dǎo)致產(chǎn)生可損傷氧化層并改變設(shè)備閥值電壓（VT）的應(yīng)力。如下圖所示，被聚集的靜電荷被傳輸?shù)綎艠O中，通過柵氧化層 ，被電流隧道中和。

　　圖1：等離子刻蝕過程中的天線效應(yīng)。

　　顯而易見，暴露在等離子面前的導(dǎo)體面積非常重要，它決定靜電荷聚集率和隧穿電流的大小 。這就是所謂的“天線效應(yīng)”。柵極下的導(dǎo)體與氧化層的面積比就是天線比率。一般來講，天線比率可看做是一種電流倍增器，可放大柵氧化層隧穿電流的密度。對于給定的天線比率來說，等粒子密度越高，隧穿電流越大。更高的隧穿電流意味著更高的損傷。

　　3種等離子制造過程

　　導(dǎo)體層模式刻蝕過程——累積電荷量與周長成正比。

　　灰化過程——累積電荷量與面積呈正比。

　　接觸刻蝕過程——累積電荷量與通過區(qū)域的面積成正比。

　　天線比率（AR）的傳統(tǒng)定義是指“天線”導(dǎo)體的面積與所相連的柵氧化層面積的比率。傳統(tǒng)理論認(rèn)為，天線效應(yīng)降低程度與天線比率成正比（每個(gè)金屬層的充電效果是相同的）。然而，人們發(fā)現(xiàn)天線比率并不取決于天線效應(yīng)，還需要考慮布局問題。

　　布局對充電損傷的影響

　　充電損傷的程度是一個(gè)幾何函數(shù)，與極密柵線天線相關(guān)。但是由于刻蝕率的差異反映出的刻蝕延遲、等離子灰化和氧化沉積以及等離子誘導(dǎo)損傷（PID）的原因，使得充電損傷更容易受到電子屏蔽效應(yīng)的影響。

　　圖2：布局對充電損傷的影響。

　　因此，天線效應(yīng)的新模式需要考慮刻蝕時(shí)間的因素，如公式1。而通過插入二極管或橋（布線）控制天線效應(yīng)，可以更好地預(yù)測天線效應(yīng)，如公式2所示。

　　其中， Q指在刻蝕期間，向柵氧化層注入的總積累電荷。

　　A為導(dǎo)電層面積，等離子電流密度J下的電容容量為C

　　a為柵極面積，等離子電流密度J下的電容容量為a

　　α為電容比

　　P為天線電容器的周長

　　p為柵電容器的周長

　　ω為等離子電源的角頻率

　　根據(jù)基于PID的新模式，PID不取決于AR，但是天線電容與柵極電容的比例是PID的良好指標(biāo)。PID取決于等離子電源的頻率，當(dāng)氧化層《4nm，PID將對應(yīng)力電流變得不敏感。在不增加J的情況下，增加?xùn)艠O的介電常數(shù)，可增加PID。

　　減少天線效應(yīng)的設(shè)計(jì)解決方案

　　下面幾種解決方案都可以用來降低天線效應(yīng)。

　　1. 跳線法：通過插入跳線，斷開存在天線效應(yīng)的天線并布線到上一層金屬層；直到最后的金屬層被刻蝕，所有被刻蝕的金屬才與柵相連。

　　2. 虛擬晶體管：添加額外柵會減少電容比；PFET比NFET更敏感；反向天線效應(yīng)的問題。

　　3. 添加嵌入式保護(hù)二極管：將反向偏置二極管與晶體管中的柵相連接（在電路正常運(yùn)行期間，二極管不會影響功能）。

　　4. 布局和布線后，插入二極管：僅將二極管連接到受到天線效應(yīng)的金屬層

　　一個(gè)二極管可保護(hù)連接到相同輸出端口的所有輸入端口。

　　消除天線效應(yīng)最重要的兩個(gè)方法便是跳線法和插入二極管。接下來，我們將詳細(xì)討論這兩種方法。跳線法是應(yīng)對天線效應(yīng)最有效的方法。插入二極管可解決其他天線問題。

　　跳線法

　　跳線是斷開存在天線效應(yīng)的金屬層，通過通孔連接到其它金屬層，最后再回到當(dāng)前層。如下圖所示，跳線法將很長的天線分成若干短天線，減小連接到柵輸入的電線面積，從而減少聚集電荷。

　　圖3：跳線法減少天線效應(yīng)示意圖。

　　需要注意的是，跳線的放置位置十分重要。必須把跳線放置在可減少布線長度的位置。下圖可詳細(xì)說明。如下圖所示，在兩張圖片中，輸入和輸出引腳間都有同樣長度的間距，只是跳線位置稍有不同。第一張圖的電路沒有受到天線效應(yīng)的影響，而第二張圖中的電路卻受到了天線效應(yīng)的影響。

　　圖4：在柵周圍插入跳線。

　　通過這個(gè)例子可以很明顯的看出，可使用跳線（又叫做“橋”）避免天線效應(yīng)。跳線即斷開存在天線效應(yīng)的金屬層，通過通孔將靜電荷傳送到更高一層的金屬層，然后再回到當(dāng)前層。在金屬化的過程中，除了在最高一層上，引腳與很小的電線面積相連接，避免該層以下的任何天線問題的發(fā)生。

　　插入二極管

　　如圖所示，在邏輯柵輸入引腳旁邊插入二極管，可為底層電路提供一個(gè)電荷泄放路徑，因此累積電荷就無法對晶體管柵構(gòu)成威脅。使用二極管可為通過基板聚集在金屬層上的額外離子提供電荷泄放路徑。

　　圖5：在邏輯柵輸入周圍插入二極管。

　　然而，插入二極管會增加邏輯柵的輸入負(fù)載，從而增大電路單元面積并影響時(shí)序。此外，空間狹小的地方不適合插入二極管。

　　圖6：通過插入二極管或橋（布線）控制天線效應(yīng)。

　　總結(jié)

　　在集成電路的制造過程中，由于金屬層暴露在外，導(dǎo)致上面聚集了許多靜電電荷。電荷的數(shù)量取決于很多原因，從天線的角度來說，電荷的數(shù)量取決于金屬的暴露面積。金屬暴露的面積越大，聚集的電荷就越多?；逦挥诘撞坎⑴c制造設(shè)器件連接，因此在柵氧化層產(chǎn)生一個(gè)電壓梯度。當(dāng)這個(gè)梯度變得足夠大時(shí)，它將通過爆炸性放電（即“閃電”）來釋放。這個(gè)問題對小型技術(shù)領(lǐng)域產(chǎn)生非常大的影響，因?yàn)樾闺娝鶐淼膿p害很可能波及整個(gè)柵極。

　　由于表達(dá)天線比率方法并沒有統(tǒng)一，因此對于每項(xiàng)加工技術(shù)而言，天線規(guī)則檢查都不同。

　　可在需要受到保護(hù)的柵極旁邊插入反向偏置二極管，避免電路遭受天線效應(yīng)。在芯片正常運(yùn)行期間，反向偏置二極管可防止電子在電路與二極管間流動，并防止電子流向芯片基板。然而再制造過程中，電路上的電荷會聚集在某一點(diǎn)上，在這一點(diǎn)上電壓會超過其承受限度。這一點(diǎn)上的電壓高于電路正常運(yùn)行的電壓，但低于柵極中可預(yù)期的靜電放電電壓。當(dāng)這種情況發(fā)生時(shí)，二極管允許電子從電路中流向基板，因此緩解電路中累積的電荷。這是一個(gè)非破壞性過程，并且在制造過程中，電路可通過二極管進(jìn)行多次放電。

　　另一個(gè)避免遭受天線效應(yīng)的方法是通過改變金屬層對天線進(jìn)行“切割”（即“跳線法”）。當(dāng)該金屬層被制成時(shí)，一側(cè)的大片金屬層不再電連接到柵極，因此不會產(chǎn)生天線效應(yīng)。當(dāng)通過更高級金屬“橋”進(jìn)行連接時(shí)，導(dǎo)體表面不再暴露在外，因此不會收集游離電荷，從而避免天線效應(yīng)。