設(shè)計更安全、更小的下一代高性能醫(yī)療產(chǎn)品

　　醫(yī)療設(shè)備系統(tǒng)設(shè)計人員面對諸多問題，系統(tǒng)問題包括減小體積、增加功能性和延長可植入人體設(shè)備電池的壽命，同時通過最佳的安全性、可靠性和功效來確保安全。設(shè)計人員還必需考慮用于放射治療環(huán)境的設(shè)備的電離輻射引起的單事件翻轉(zhuǎn)（SEU）的影響，因為這可能會引致危險的配置改變。

　　小型化已經(jīng)成為生命關(guān)鍵性設(shè)備比如植入性心臟復(fù)律除顫器（ICD）和心率管理（CRM）產(chǎn)品的主要增長推動力。其中一個減小體積的方法就是確保用于改進(jìn)醫(yī)療設(shè)備功能性的射頻（RF）技術(shù)消耗極低的功率，因而可以使用較小的電池。圖1所示為來自Given Imaging Ltd 的Pillcam無線內(nèi)窺鏡成像膠囊就應(yīng)用了這種技術(shù)。該產(chǎn)品采用了來自美高森美公司的定制RF收發(fā)器，通過使得膠囊功率低于7.5mW，同時在8小時工作過程中每秒傳播最多14個圖像，可以減小電池體積。

　　
圖1：Pillcam無線內(nèi)窺鏡成像膠囊

　　使用chip-on-board組件、chip-on-chip，以及最近先進(jìn)的2-D和3-D封裝等高空間效率半導(dǎo)體封裝技術(shù)，也可以減小設(shè)備體積。這些封裝技術(shù)可將心率管理（CRM）設(shè)備的整體電路空間減小多達(dá)80%。而最有效的技術(shù)之一就是堆疊芯片（stacked-die）方法，減小互連長度和電阻，同時提高了良率。芯片堆疊（Die stacking）可讓設(shè)計人員在小體積中組合多種晶圓處理技術(shù)，同時改進(jìn)測試接入。薄型互連封裝堆棧（Thin Interconnected Package Stack， TIPS）項目在下一代堆疊芯片解決方案方面取得了很大的進(jìn)步，這個項目是由納米電子研究機(jī)構(gòu)IMEC R&D與企業(yè)和社會組織合作投資的，TIPS項目提供了減小器件高度和其它尺寸同時具備單模塊之優(yōu)勢的封裝方法。

　　現(xiàn)場可編程門陣列（FPGA）器件也是設(shè)備小型化的重要貢獻(xiàn)力量，例如傳統(tǒng)設(shè)計人員一直綜合使用微控制器、專用標(biāo)準(zhǔn)產(chǎn)品（ASSP）芯片和小型可編程邏輯器件，構(gòu)建用于便攜式醫(yī)療設(shè)備的人機(jī)接口（HMI）和微型馬達(dá)控制器。這種方法不僅難以減小設(shè)備體積，也不適用于優(yōu)化至關(guān)重要的傳感器和激勵器的通道數(shù)目。相反地，F(xiàn)PGA-based解決方案非常適合在較小的封裝體積中加入更多的功能性，滿足必需具有小外形尺寸的設(shè)備的要求。同時它們提供了可讓用戶升級設(shè)計的附加優(yōu)勢，因而能夠支持新的標(biāo)準(zhǔn)或提供更多的功能性。

　　與替代解決方案相比，F(xiàn)PGA器件還有助于降低功耗，例如，便攜式醫(yī)療設(shè)備中的液晶顯示（LCD）面板所消耗的功率占據(jù)應(yīng)用設(shè)備功率預(yù)算的一半。解決方法就是進(jìn)行系統(tǒng)設(shè)計，從而盡可能將LCD和控制邏輯置于功率節(jié)省模式，極大地減少電池的消耗。這種使用FPGA的方法是非常簡單，但是由于現(xiàn)貨ASSP產(chǎn)品的設(shè)計并未考慮醫(yī)療市場的要求，所以難以采用現(xiàn)貨ASSP產(chǎn)品來實施。

　　今天基于快閃技術(shù)的FPGA器件還提供了重要的內(nèi)置安全特性，以確保僅有合法的升級才能實施，還要考慮其它重要的安全問題?，F(xiàn)今的醫(yī)療設(shè)備處于偷竊、偽造、售后市場篡改和過度建造的風(fēng)險之中，轉(zhuǎn)包商制造了超過設(shè)備訂單的數(shù)量，因此可以銷售剩余的設(shè)備。這些風(fēng)險中的每一項都會給醫(yī)療設(shè)備市場帶來嚴(yán)重的后果。試想象以下這樣的情景：錯誤的軟件下載到胰島素泵中，或偽造部件用于設(shè)計中，任何一種情況都有可能引起胰島素泵提供不準(zhǔn)確的劑量，給病患帶來嚴(yán)重的傷害。

　　保護(hù)醫(yī)療設(shè)備避免篡改需要硬件和軟件兩個方面的檢查，否則消費者可能在索賠之前恢復(fù)工廠設(shè)置，而且沒有辦法來檢測攻擊。電腦黑客有可能修改服務(wù)和基礎(chǔ)設(shè)備的功能性，進(jìn)一步妨礙攻擊檢測、響應(yīng)和實施對策。

　　使用反熔絲和flash- based FPGA器件是很重要的，因為與SRAM-based FPGA相比，它們非常難以進(jìn)行反向工程，一旦編程后，flash-based FPGA在芯片內(nèi)保留所有編程信息。由于編程單元是非易失性的，因此可以在上電循環(huán)之間保持狀態(tài)。這與SRAM-based FPGA形成對照，SRAM-based FPGA必需在上電時重新載入配置數(shù)據(jù)，將編程位流暴露予潛在的黑客。黑客截取flash-based FPGA位流的唯一方法是從用于現(xiàn)場設(shè)備升級的配置文件中獲取。然而，這可以通過在FPGA器件中進(jìn)行加密來防止，并且使用快閃存儲器來永久性存儲所有的加密密匙和設(shè)置。

　　最后，用于放射治療環(huán)境之設(shè)備的設(shè)計人員必需確保設(shè)備對危險的SEU事件免疫，當(dāng)高能粒子或離子沖擊N-P結(jié)耗散區(qū)時就會發(fā)生SEU事件。從femtocoloumb到picocoloumb的電荷在這個區(qū)域聚集，造成電壓和電流瞬變。使用SRAM-based FPGA，所獲得的線性能量傳輸（linear energy transfer， LET）足以給N-P結(jié)供給過多的能量，并引起SEU事件，其形式是存儲器組件（SRAM單元、寄存器、閂鎖、或觸發(fā)器）的狀態(tài)改變（位翻轉(zhuǎn)）。

　　對于快閃存儲器單元，情形則大不相同，快閃是一種非易失性存儲結(jié)構(gòu)，包括位于控制柵和下部MOSFET結(jié)構(gòu)之間的浮動?xùn)?，封裝在良好的電介質(zhì)中（見圖2），在離子攻擊或接近快閃單元耗散區(qū)時，它仍然沉積電荷。然而，快閃單元存儲位翻轉(zhuǎn)所需的臨界電荷量（QCRIT）遠(yuǎn)遠(yuǎn)大于SRAM單元，而且用于配置的快閃單元還具有非常穩(wěn)健的結(jié)構(gòu)。因此，用于FPGA配置的快閃單元具有SEU事件免疫能力。

　　
圖2：快閃存儲器單元

　　小型化對于醫(yī)療設(shè)備日益重要，同時設(shè)計人員必須提供更好的功能性、電池壽命和安全性，而這需要最佳的安全性、可靠性和功效。最新的FPGA技術(shù)結(jié)合了超低功率芯片設(shè)計和先進(jìn)的封裝技術(shù)，有助于顯著減小器件體積。與替代方法相比，可將更多的功能性放入更小的空間中，同時提升功效。選擇flash- based FPGA技術(shù)，能夠同時降低致命的安全漏洞的風(fēng)險，同時可為用于放射治療環(huán)境的設(shè)備提供SEU免疫能力。

　　作者：美高森美公司通信和醫(yī)療產(chǎn)品部（CMPG） 高級副總裁/總經(jīng)理 Stephen J. Swift