淺談系統(tǒng)級(jí)封裝(SiP)的優(yōu)勢(shì)及失效分析

半導(dǎo)體組件隨著各種消費(fèi)性通訊產(chǎn)品的需求提升而必須擁有更多功能，組件之間也需要系統(tǒng)整合。因應(yīng)半導(dǎo)體制程技術(shù)發(fā)展瓶頸，系統(tǒng)單芯片（SoC）的開(kāi)發(fā)效益開(kāi)始降低，異質(zhì)整合困難度也提高，成本和所需時(shí)間居高不下。此時(shí)，系統(tǒng)級(jí)封裝（SiP）的市場(chǎng)機(jī)會(huì)開(kāi)始隨之而生。 ?

采用系統(tǒng)級(jí)封裝(SiP)的優(yōu)勢(shì)

USI 環(huán)旭電子一站式微小化解決方案

相較于SoC制程，采用系統(tǒng)級(jí)封裝(SiP)的最大優(yōu)勢(shì)來(lái)自于可以根據(jù)功能和需求自由組合，為客戶提供彈性化設(shè)計(jì)。以最常見(jiàn)的智能型手機(jī)為例，常見(jiàn)的的功能模塊包括傳感器、Wi-Fi、BT/BLE、RF FEM、電源管理芯片…...等。而系統(tǒng)級(jí)封裝即是將這些獨(dú)立制造的芯片和組件共同整合成模塊，再?gòu)膯我还δ苣K整合成子系統(tǒng)，再將該系統(tǒng)安裝到手機(jī)系統(tǒng)PCB上。

SiP整體制程囊括了著晶、打線、主/被動(dòng)組件SMT及塑封技術(shù)，封裝成型可依據(jù)客戶設(shè)計(jì)制作不同形狀模塊，甚至是3D立體結(jié)構(gòu)，藉此可將整體尺寸縮小，預(yù)留更大空間放置電池，提供更大電力儲(chǔ)存，延長(zhǎng)產(chǎn)品使用時(shí)間，但功能更多、速度更快，因此特別適用于射頻相關(guān)應(yīng)用如5G毫米波模塊、穿戴式裝置及汽車電子等領(lǐng)域。

微小化制程三大關(guān)鍵技術(shù)

在設(shè)計(jì)中元器件的數(shù)量多寡及排布間距，即是影響模塊尺寸的最主要關(guān)鍵。要能夠?qū)崿F(xiàn)微小化，最重要的莫過(guò)于三項(xiàng)制程技術(shù)：塑封、屏蔽及高密度打件技術(shù)。

系統(tǒng)級(jí)封裝(SiP)制程關(guān)鍵技術(shù)

高密度打件

在高密度打件制程方面，環(huán)旭電子已達(dá)到約為嬰兒發(fā)絲直徑的40μm。以10x10被動(dòng)組件數(shù)組做比較，大幅縮減超過(guò)70%的主板面積，其中的40%乃源自于打件技術(shù)的突破。 ?

塑封? 由于高密度打件采用微小化元器件與制程，因此元器件與載板之間的連結(jié)，吃錫量大幅減少，為提高打件可靠度，避免外界濕度、高溫及壓力等影響，塑封制程可將完整的元器件密封包覆在載板上。相較于一般委外封測(cè)(OSAT)塑封約100顆左右，環(huán)旭電子的系統(tǒng)級(jí)封裝塑封技術(shù)，則是可容納高達(dá)900顆組件。 ?

「共形」及「分段型」屏蔽

? 另一方面，系統(tǒng)級(jí)封裝模塊需要高密度整合上百顆電子組件，同時(shí)避免與PCB主板上其他組件相互干擾。此外，在模塊外部也必須解決相同的干擾問(wèn)題。因此，必須透過(guò)一項(xiàng)重要制程來(lái)形成組件之間的屏障，業(yè)界稱之為共形屏蔽(Conformal Shielding)和分段型屏蔽(Compartment Shielding)。 ? 在業(yè)界普遍常見(jiàn)的金屬屏蔽罩，每一段均需要保留約1mm寬度的焊盤(pán)與排除區(qū)域 (Keep-Out Zone)，環(huán)旭電子的共形及分段型屏蔽僅需10%的寬度。以一個(gè)多頻4G模塊為例，可為其他組件騰出超過(guò)17%的空間，并可屏蔽40-50 dB的電磁干擾。 ?

一站式系統(tǒng)級(jí)封裝服務(wù)

憑借超過(guò)10年的系統(tǒng)級(jí)封裝經(jīng)驗(yàn)，環(huán)旭電子至今不僅僅在關(guān)鍵制程取得突破，我們已經(jīng)能為客戶提供「一站式系統(tǒng)級(jí)封裝服務(wù)」。從電子／射頻的SiP設(shè)計(jì)、板端及模塊的仿真驗(yàn)證、封裝制程、系統(tǒng)級(jí)測(cè)試，甚至包含物料管控與將成品送達(dá)指定倉(cāng)儲(chǔ)，完整滿足客戶的多樣化需求。 ? ?

USI環(huán)旭電子微小化制造經(jīng)驗(yàn) – 應(yīng)用產(chǎn)品

面對(duì)客戶在系統(tǒng)級(jí)封裝產(chǎn)品的設(shè)計(jì)需求，環(huán)旭電子具備完整的數(shù)據(jù)庫(kù)，可在整體微小化的基礎(chǔ)上，提供料件及設(shè)計(jì)的最佳解，接著開(kāi)始進(jìn)行電路布局(Layout) 與構(gòu)裝(Structure)設(shè)計(jì)。經(jīng)過(guò)封裝技術(shù)，將整體電路及子系統(tǒng)塑封在一個(gè)僅僅「芯片」大小的模塊。 ? 高密度與高整合的模塊化設(shè)計(jì)前期的模擬與驗(yàn)證特別至關(guān)重要，環(huán)旭電子提供包含載板設(shè)計(jì)和翹曲仿真、電源/訊號(hào)完整性分析(PI/SI)、熱流模擬分析(Thermal)等服務(wù)確保模塊設(shè)計(jì)質(zhì)量。實(shí)驗(yàn)室內(nèi)同時(shí)也已經(jīng)為系統(tǒng)整合驗(yàn)證建置完整設(shè)備，協(xié)助客戶進(jìn)行模塊打件至主板后的射頻校準(zhǔn)測(cè)試與通訊協(xié)議驗(yàn)證，并提供系統(tǒng)級(jí)功能性與可靠度驗(yàn)證。 ? ?

SiP模塊可靠度及失效分析

由于內(nèi)部線路和基板之間的復(fù)雜鏈接，當(dāng)模塊出現(xiàn)問(wèn)題時(shí)，分析微米級(jí)組件的異常變得特別具有挑戰(zhàn)性，尤其是在電性測(cè)試期間，其他部件的導(dǎo)電性會(huì)影響測(cè)定結(jié)果。而且某些異常污染可能僅僅只有幾奈米的厚度，如：氧化或微侵蝕，使用一般的光學(xué)或電子顯微鏡根本無(wú)法發(fā)現(xiàn)。為了將制程問(wèn)題降至最低，環(huán)旭電子在SiP模塊失效分析領(lǐng)域持續(xù)強(qiáng)化分析能力，以X射線檢測(cè)(3D X–ray)、材料表面元素分析(XPS) 及傅立葉紅外線光譜儀（FTIR）等三大品管儀器找出解決之道： ?

失效分析三步驟 X射線檢測(cè)(3D X–ray)：透過(guò)失效分析當(dāng)中的X–ray檢測(cè)，我們可以深入確認(rèn)模塊是否有封裝異常，并且找出異常組件的位置。 材料表面元素分析(XPS)：接著，利用XPS針對(duì)微米等級(jí)的模塊表面進(jìn)行更細(xì)微的元素分析，以此探究模塊出現(xiàn)電阻值偏高、電性異常、植球脫球及鍍膜脫層等現(xiàn)象是否來(lái)自于制程的氧化或污染。 傅立葉紅外線光譜儀（FTIR）：如明確查找到污染物目標(biāo)，則可再接續(xù)使用FTIR進(jìn)行有機(jī)污染物的鑒定，定義出問(wèn)題根源究竟是來(lái)自哪一個(gè)階段，以此找出正確解決方案。

突破「微小化」競(jìng)爭(zhēng)格局

憑借異質(zhì)整合微小化優(yōu)勢(shì)，系統(tǒng)級(jí)封裝能集成不同制程技術(shù)節(jié)點(diǎn) (technology node)，不同功能、不同供貨商，甚至是不同半導(dǎo)體原材料的組件，整體可為產(chǎn)品節(jié)省約30-40%的空間，也能依據(jù)需求客制模塊外型并一定程度簡(jiǎn)化系統(tǒng)主板設(shè)計(jì)，讓主板、天線及機(jī)構(gòu)的設(shè)計(jì)整合上更加有彈性。同時(shí)，相較于IC制程的開(kāi)發(fā)限制，系統(tǒng)整合模塊可以在系統(tǒng)等級(jí)功能就先進(jìn)行驗(yàn)證與認(rèn)證，加速終端產(chǎn)品開(kāi)發(fā)，集中系統(tǒng)產(chǎn)品研發(fā)資源。 ? SiP技術(shù)是全球封測(cè)業(yè)者最看重的焦點(diǎn)，系統(tǒng)級(jí)封裝(SiP)技術(shù)的突破正在影響產(chǎn)業(yè)供應(yīng)鏈、改變競(jìng)爭(zhēng)格局。環(huán)旭電子從Wi-Fi模塊產(chǎn)品就開(kāi)始進(jìn)行布局、站穩(wěn)腳步，積累多年在射頻、穿戴式裝置等產(chǎn)品的豐富制程經(jīng)驗(yàn)，透過(guò)「一站式系統(tǒng)級(jí)封裝服務(wù)」協(xié)助客戶實(shí)現(xiàn)構(gòu)想。 ?

編輯：黃飛

?