0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

怎樣使用SpinalHDL Pipeline組件里的resulting及overloaded?

Spinal FPGA ? 來源:Spinal FPGA ? 2023-09-11 09:47 ? 次閱讀

今天來看下SpinalHDL Pipeline組件里的resulting及overloaded的使用

》resulting

在Stage中的數(shù)據(jù)結(jié)構(gòu)中,有四種類型:

val stageableToData = mutable.LinkedHashMap[StageableKey, Data]()
val stageableOverloadedToData = mutable.LinkedHashMap[StageableKey, Data]()
val stageableResultingToData = mutable.LinkedHashMap[StageableKey, Data]()
val stageableTerminal = mutable.LinkedHashSet[StageableKey]()

關于stageableToData,在之前的文章中已有介紹,今天來看下stageableOverloadedToData以及stageableResultingToData的作用。在提供的API中,相關的注冊函數(shù)有:

stageableOverloadedToData注冊:

defoverloaded(key : StageableKey):Data = {
internals.stageableOverloadedToData.getOrElseUpdate(key, ContextSwapper.outsideCondScope{
key.stageable()//.setCompositeName(this, s"${key}_overloaded")
})
}

stageableResultingToData注冊:

def resulting(key : StageableKey) : Data = {
internals.stageableResultingToData.getOrElseUpdate(key, ContextSwapper.outsideCondScope{
key.stageable()//.setCompositeName(this, s"${key}_overloaded")
})
}
def resulting[T <: Data](key : Stageable[T]) : T = {
????resulting(StageableKey(key.asInstanceOf[Stageable[Data]], null)).asInstanceOf[T]
??}
def resulting[T <: Data](key : Stageable[T], key2 : Any) : T = {
????resulting(StageableKey(key.asInstanceOf[Stageable[Data]], key2)).asInstanceOf[T]
}

字如其名,resulting可以理解為獲取Stageable的最終結(jié)果,而overload則是對數(shù)據(jù)的重載。不妨先來看看在pipeline中這兩種類型所起的作用:

在pipeline的build函數(shù)里,對于stageableResultingToData,其首先的處理方式代碼如下:

for(s <- stagesSet){
???for(key <- s.internals.stageableResultingToData.keys){
?????s.apply(key)
???}
}

這里對于每個stage中stageableResultingToData里所注冊的每種類型StageableKey,其都會調(diào)用Stage的apply函數(shù)將其注冊到StageableToData中,也就意味著如果前級也有該對應的StageableKey,那么在連接階段兩者是可以建立連接關系的。

隨后,在internal conntection階段,對于stageableResultingToData中的變量,采用的賦值邏輯為:

for((key, value) <-?s.internals.stageableResultingToData){
???value := s.internals.outputOf(key)
}

而outputOf的賦值邏輯為:

def outputOf(key : StageableKey) = stageableOverloadedToData.get(key) match {
caseSome(x) => x
caseNone => stageableToData(key)
}

可以看出,這里的處理方式為,如果該變量在stageableOverloadedToData中存在,那么會將stageableOverloadedToData中的值賦值驅(qū)動stageableResultingToData中對應的變量,否則將會從stageableToData中尋找對應的變量進行驅(qū)動(上一步已經(jīng)將對應的StageableKey注冊進stageableToData中)。

》Show Me The Code

分析完了源代碼,上一個簡單的example:

caseclassTest3() extendsComponent{
val io=newBundle{
val data_in=slave(Flow(Vec(UInt(8bits),4)))
val data_out=master(Flow(UInt(8bits)))
}
noIoPrefix()
val A,B=Stageable(UInt(8bits))
val pip=newPipeline{
val stage0=newStage{
this.internals.input.valid:=io.data_in.valid
A:=io.data_in.payload(0)+io.data_in.payload(1)
B:=io.data_in.payload(2)+io.data_in.payload(3)
}
val stage1=newStage(Connection.M2S()){
io.data_out.payload:=resulting(A)+resulting(B)
io.data_out.valid:=this.internals.output.valid
}
}
pip.build()
}

在這個例子里,在stage1中僅用到了resulting語句。按前面所述,stage1中最終stageableResultingToData中會包含兩個變量,build階段也會向其stageableToData階段注冊兩個變量A、B:

6f1ef2ca-4fc0-11ee-a25d-92fbcf53809c.jpg

在這里,由于stage0中也包含A、B,故這里最終的驅(qū)動關系為:

6f38a990-4fc0-11ee-a25d-92fbcf53809c.jpg

再來看一個resulting和overlaoded共用的代碼:

caseclass Test4() extends Component{
val io=newBundle{
val data_in=slave(Flow(Vec(UInt(8bits),4)))
val data_out=master(Flow(UInt(8bits)))
}
noIoPrefix()
val A,B=Stageable(UInt(8bits))
val pip=newPipeline{
val stage0=newStage{
this.internals.input.valid:=io.data_in.valid
A:=io.data_in.payload(0)+io.data_in.payload(1)
B:=io.data_in.payload(2)+io.data_in.payload(3)
}
val stage1=newStage(Connection.M2S()){
io.data_out.payload:=resulting(A)+B
io.data_out.valid:=this.internals.output.valid
overloaded(A):=A+1
}
}
pip.build()
}

這里在stage1中對A調(diào)用了overloaded重載,結(jié)合上面的賦值順序,最終的驅(qū)動關系為:

6f4e3800-4fc0-11ee-a25d-92fbcf53809c.jpg

看到這里,可能會有一個疑問:為什么不能直接寫成A:=A+1的形式呢?主要在于A本身處于StageableToData,在進行Stage之間的連接時已經(jīng)對齊進行賦值驅(qū)動,這里如果直接寫成A:=A+1相當于對電路進行重復驅(qū)動,從而導致報錯。

》總結(jié)

resulting&overloaded主要用于在某個Stage階段對電路在結(jié)合上一Stage基礎上需做一些額外判斷對該階段的相應電路做新的賦值驅(qū)動時進行處理。如在NaxRsicV中Cache里的一些電路處理:

overloaded(BANK_BUSY)(bankId) := BANK_BUSY(bankId) || bank.write.valid && REDO_ON_DATA_HAZARD

在流水線的某一階段在保持Stageable語義而不必新增Stageable情況下通過overlaoded、resulting來進行Stage內(nèi)的電路對象驅(qū)動。






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19051

    瀏覽量

    228565
  • 驅(qū)動器
    +關注

    關注

    52

    文章

    8065

    瀏覽量

    145665
  • Pipeline
    +關注

    關注

    0

    文章

    28

    瀏覽量

    9332
  • HDL語言
    +關注

    關注

    0

    文章

    46

    瀏覽量

    8903
  • cache技術
    +關注

    關注

    0

    文章

    41

    瀏覽量

    1041

原文標題:pipeline高端玩法(六)—resulting&overloaded

文章出處:【微信號:Spinal FPGA,微信公眾號:Spinal FPGA】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    SpinalHDLpipeline的設計思路

    如果你曾看過VexRSICV的設計,對于從事邏輯設計的你會驚訝從未想過邏輯設計還能這么來做。
    的頭像 發(fā)表于 08-12 11:22 ?1185次閱讀

    SpinalHDLswitch方法有何用處呢

    ,當我們需要根據(jù)tkeep信號來計算這一拍有多少有效數(shù)據(jù)時這里的代碼會是什么樣子……這種代碼寫的手有點兒累(又沒啥技術含量)……在SpinalHDL該如何做呢?switchSpinalHDL提供了
    發(fā)表于 06-22 14:25

    SpinalHDL實現(xiàn)優(yōu)雅的添加待跟蹤波形信號

    在FPGA的開發(fā)過程中,在線抓取波形往往是終極調(diào)試大法。而如何抓取信號,相信做邏輯開發(fā)的小伙伴都是輕車熟路,張口就來,無非兩種方式嘛:待跟蹤信號添加原語或者手動例化Ila。而在SpinalHDL
    發(fā)表于 06-22 14:37

    談談SpinalHDL中StreamCCByToggle組件設計不足的地方

    StreamCCByToggle的原理,可參照前文所提到的文章,這里不再做過多贅述,小伙伴們也可以自行去閱讀SpinalHDL的源代碼。我們看下面的波形:    在剛開始dataIn發(fā)送了一個任務,導致
    發(fā)表于 06-30 15:11

    SpinalHDL中關于casez的使用

    Verilog代碼時還是很少會直接這么來寫的,往往通常采用casez來進行描述:那么在SpinalHDL中,我們是否也可以這么描述呢?SpinalHDL中的don't care像Verilog代碼中,casez
    發(fā)表于 07-06 10:59

    分享一個在SpinalHDLapply的有趣用法

    SpinalHDL和Chisel都是基于scala來實現(xiàn)的,而在SpinalHDL的example,偶然看到一個apply的有趣用法?!吧衿妗钡倪壿?"奇葩"的寫法偶然看到一
    發(fā)表于 07-19 15:08

    SpinalHDL是如何讓仿真跑起來的

    SpinalHDL,當我們的設計完成后如果說把生成的Verilog/SystemVerilog代碼用SystemVerilog來進行仿真驗證那真是一件痛苦的事情,而且對于SystemVerilog本身來講,在
    發(fā)表于 07-25 15:09

    如何在SpinalHDL啟動一個仿真

    前言在安裝完成Verilator、GtkWave后,我們即可在IDEA通過SpinalHDL提供的仿真接口來對我們的設計進行仿真。在《SpinalHDL—仿真環(huán)境》一文中已提到SpinalH
    發(fā)表于 07-26 16:59

    SpinalHDL時鐘域中的定制與命名

    聊一聊在SpinalHDL時鐘域中時鐘的定制與命名。 相較于Verilog,在SpinalHDL,其對時鐘域有著更細致的描述,從而也能夠更精細的控制和描述。而對于時鐘域,我們往往關
    的頭像 發(fā)表于 03-22 10:14 ?2080次閱讀

    SpinalHDL用于跨時鐘域處理的一些手段方法

    每一個做數(shù)字邏輯的都繞不開跨時鐘域處理,談一談SpinalHDL用于跨時鐘域處理的一些手段方法。
    的頭像 發(fā)表于 07-11 10:51 ?1749次閱讀

    SpinalHDL運行VCS+Vivado相關仿真

    本篇文章來源于微信群中的網(wǎng)友,分享下在SpinalHDL如何絲滑的運行VCS跑Vivado相關仿真。自此仿真設計一體化不是問題。
    的頭像 發(fā)表于 08-10 09:15 ?2390次閱讀

    SpinalHDL如何實現(xiàn)Sobel邊緣檢測

    書接上文,趁著今天休假,采用SpinalHDL做一個小的demo,看看在SpinalHDL如何優(yōu)雅的實現(xiàn)Sobel邊緣檢測。
    的頭像 發(fā)表于 08-26 08:59 ?1222次閱讀

    SpinalHDLpipeline的設計思路

    如果你曾看過VexRSICV的設計,對于從事邏輯設計的你會驚訝從未想過邏輯設計還能這么來做。針對VexRSICV所衍生出的pipeline Lib,該系列會對pipeline進行一次梳理。誠如之前一篇博客曾講,這是“勇者的游戲”。
    的頭像 發(fā)表于 08-16 15:11 ?887次閱讀
    <b class='flag-5'>SpinalHDL</b><b class='flag-5'>里</b><b class='flag-5'>pipeline</b>的設計思路

    SpinalHDL在頂層一鍵優(yōu)化Stream/Flow代碼生成

    ? ? 在SpinalHDL在頂層一鍵優(yōu)化代碼中Stream/Flow代碼生成的payload,fragment。 難看的代碼 ? ????來看一段代碼: ? import
    的頭像 發(fā)表于 12-14 09:05 ?614次閱讀

    淺析SpinalHDLPipeline中的復位定制

    之前有系列文章介紹了SpinalHDLPipeline的使用,最近在一個功能模塊中真實的使用了這個lib。
    的頭像 發(fā)表于 03-17 17:31 ?943次閱讀
    淺析<b class='flag-5'>SpinalHDL</b>中<b class='flag-5'>Pipeline</b>中的復位定制