0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA學(xué)習(xí)-分頻器設(shè)計(jì)

FPGA設(shè)計(jì)論壇 ? 來源:未知 ? 2023-11-03 15:55 ? 次閱讀

分頻器設(shè)計(jì)

一:分頻器概念

板載時(shí)鐘往往有限個(gè)(50MHZ/100MHZ/24MHZ/60MHZ…),如果在設(shè)計(jì)中需要其他時(shí)鐘時(shí),板載時(shí)鐘不滿足時(shí),需要對(duì)板載時(shí)鐘進(jìn)行分頻/倍頻,目的是用于滿足設(shè)計(jì)的需求。

分頻:產(chǎn)生比板載時(shí)鐘小的時(shí)鐘。

倍頻:產(chǎn)生比板載時(shí)鐘大的時(shí)鐘。

二:分頻器的種類

對(duì)于分頻電路來說,可以分為整數(shù)分頻和小數(shù)分頻。

整數(shù)分頻:偶數(shù)分頻和奇數(shù)分頻。

小數(shù)分頻:半整數(shù)分頻和非半整數(shù)分頻。

三:分頻器的思想

采用計(jì)數(shù)器的思想實(shí)現(xiàn)。

例子1:模10計(jì)數(shù)器

wKgaomVEqIKAce7zAAATANfInjY840.png

假設(shè)系統(tǒng)時(shí)鐘sys_clk50MHZ,對(duì)應(yīng)的時(shí)鐘周期Tclk=20ns,計(jì)數(shù)器每計(jì)數(shù)一次需要20ns,那么計(jì)數(shù)10次需要200ns。

1整數(shù)分頻:偶數(shù)分頻(Duty50

wKgaomVEqIKAMMnnAAAVO-hBTLE007.png

計(jì)數(shù)器計(jì)數(shù)10個(gè)持續(xù)時(shí)間為T=200ns,那么輸出頻率:

F=1/T=1/200ns=10^9/200HZ=5MHZ。

1MHZ=10^3KHZ=10^6HZ

通過模10計(jì)數(shù)器得到的頻率為5MHZ,

占空比:高電平持續(xù)時(shí)間占整個(gè)周期比值。

50MHZ~5MHZ10分頻電路(Duty50

2整數(shù)分頻:偶數(shù)分頻(輸出時(shí)鐘高電平持續(xù)系統(tǒng)時(shí)鐘一個(gè)周期:尖峰脈沖信號(hào)

wKgaomVEqIKAIhceAAAZlrb7KKA470.png

3整數(shù)分頻:偶數(shù)分頻(Duty60

wKgaomVEqIKAH1_bAAAWUeyMFwA064.png

根據(jù)上述偶數(shù)分頻的方式,可以得出以下結(jié)論:

Fsys_clk= 50MHZTsys_clk= 1/Fsys_clk= 20ns

如果Fclk_out = 5MHZTclk_out = 1/ Fclk_out = 200ns

以系統(tǒng)時(shí)鐘上升沿來時(shí),使其計(jì)數(shù)器加1,換句話說計(jì)數(shù)器計(jì)數(shù)一次需要20ns,當(dāng)滿足200ns持續(xù)時(shí)間時(shí),需要讓計(jì)數(shù)器計(jì)數(shù)10次。

那么計(jì)數(shù)器計(jì)數(shù)最大值cnt_max=10。

推導(dǎo)公式:cnt_max(計(jì)數(shù)器計(jì)數(shù)最大值) = 200ns/20ns = Tclk_out/ Tsys_clk= Fsys_clk/ Fclk_out

wKgaomVEqIKADRYsAABtM6Ao0ZU795.png

4整數(shù)分頻:奇數(shù)分頻

例子15分頻電路(50MHZ--->10MHZ):Duty=3:2

wKgaomVEqIKARi5RAAAYj--qpQw760.png

測(cè)試35分頻電路(Duty=3:2

wKgaomVEqIKAWufxAAAj1eHrtSQ224.png

例子25分頻電路(50MHZ--->10MHZ):Duty=1:1

wKgaomVEqIOAVbR1AABWzrUE5Rk599.png

首先需要設(shè)置兩個(gè)計(jì)數(shù)器(0~4),第一個(gè)計(jì)數(shù)器以時(shí)鐘上升沿計(jì)數(shù),第二個(gè)計(jì)數(shù)器以時(shí)鐘下降沿計(jì)數(shù),都分別產(chǎn)生5分頻電路,且占空比都為3:2,最后輸出5分頻電路占空比1:1就是由上述兩個(gè)5分頻電路相與得到的。

clk_out = clk_out1 & clk_out2;

如果5分頻電路占空比是2:3時(shí),最后輸出5分頻電路占空比1:1就是由上述兩個(gè)5分頻電路相或得到的。

clk_out = clk_out1 | clk_out2;

測(cè)試45分頻電路(Duty=1:1

wKgaomVEqIOAXNq9AABAFBAPTAQ115.png

測(cè)試55分頻電路(Duty=1:1

wKgaomVEqIOAdhXRAAA-V0Xrn34307.png

wKgaomVEqIOAW-qqAABUdafP6GM592.jpg

精彩推薦 至芯科技FPGA就業(yè)培訓(xùn)班——助你步入成功之路、10月29號(hào)西安中心開課、歡迎咨詢! FPGA學(xué)習(xí)-時(shí)序邏輯電路 什么是PCIe?掃碼加微信邀請(qǐng)您加入FPGA學(xué)習(xí)交流群

wKgaomVEqIOAazrxAABiq3a-ogY997.jpgwKgaomVEqIOAeSgXAAACXWrmhKE661.png

歡迎加入至芯科技FPGA微信學(xué)習(xí)交流群,這里有一群優(yōu)秀的FPGA工程師、學(xué)生、老師、這里FPGA技術(shù)交流學(xué)習(xí)氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧!

點(diǎn)個(gè)在看你最好看


原文標(biāo)題:FPGA學(xué)習(xí)-分頻器設(shè)計(jì)

文章出處:【微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1624

    文章

    21538

    瀏覽量

    600459

原文標(biāo)題:FPGA學(xué)習(xí)-分頻器設(shè)計(jì)

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    分頻器的定義和作用

    分頻器是一種電子電路或裝置,其核心功能是將輸入信號(hào)分離成多個(gè)具有不同頻率范圍的輸出信號(hào)。這些輸出信號(hào)的帶寬均小于原始輸入信號(hào)的帶寬,使得每個(gè)頻段的信號(hào)都能針對(duì)性地進(jìn)行處理或應(yīng)用。分頻器廣泛應(yīng)用于通信、測(cè)量、音頻處理等領(lǐng)域,是電子系統(tǒng)中不可或缺的重要組件。
    的頭像 發(fā)表于 10-09 15:12 ?426次閱讀

    UPB586B分頻器規(guī)格書

    電子發(fā)燒友網(wǎng)站提供《UPB586B分頻器規(guī)格書.pdf》資料免費(fèi)下載
    發(fā)表于 09-30 14:34 ?0次下載

    DC/DC轉(zhuǎn)換中電阻反饋分頻器的設(shè)計(jì)考慮

    電子發(fā)燒友網(wǎng)站提供《DC/DC轉(zhuǎn)換中電阻反饋分頻器的設(shè)計(jì)考慮.pdf》資料免費(fèi)下載
    發(fā)表于 08-26 14:52 ?0次下載
    DC/DC轉(zhuǎn)換<b class='flag-5'>器</b>中電阻反饋<b class='flag-5'>分頻器</b>的設(shè)計(jì)考慮

    CDCE906 PLL頻率合成器/乘法器/分頻器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCE906 PLL頻率合成器/乘法器/分頻器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-22 09:30 ?0次下載
    CDCE906 PLL頻率合成器/乘法器/<b class='flag-5'>分頻器</b>數(shù)據(jù)表

    LMK01000高性能時(shí)鐘緩沖、分頻器和分配器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《LMK01000高性能時(shí)鐘緩沖分頻器和分配器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-21 09:53 ?0次下載
    LMK01000高性能時(shí)鐘緩沖<b class='flag-5'>器</b>、<b class='flag-5'>分頻器</b>和分配器數(shù)據(jù)表

    CDCM6208V2G具有小數(shù)分頻器的2:8時(shí)鐘發(fā)生/抖動(dòng)消除數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCM6208V2G具有小數(shù)分頻器的2:8時(shí)鐘發(fā)生/抖動(dòng)消除數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-20 09:14 ?0次下載
    CDCM6208V2G具有小數(shù)<b class='flag-5'>分頻器</b>的2:8時(shí)鐘發(fā)生<b class='flag-5'>器</b>/抖動(dòng)消除<b class='flag-5'>器</b>數(shù)據(jù)表

    PE35400高性能超CMOS預(yù)分頻器英文手冊(cè)

    電子發(fā)燒友網(wǎng)站提供《PE35400高性能超CMOS預(yù)分頻器英文手冊(cè).pdf》資料免費(fèi)下載
    發(fā)表于 07-31 13:21 ?0次下載

    一個(gè)簡(jiǎn)單的分頻器電路分享

    這是一個(gè)簡(jiǎn)單的分頻器電路,該電路的優(yōu)點(diǎn)是電路小,它僅使用晶體管和其他幾個(gè)組件。
    的頭像 發(fā)表于 06-10 15:55 ?969次閱讀
    一個(gè)簡(jiǎn)單的<b class='flag-5'>分頻器</b>電路分享

    CMOS24級(jí)分頻器CD4521B TYPES數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CMOS24級(jí)分頻器CD4521B TYPES數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 05-22 09:47 ?0次下載
    CMOS24級(jí)<b class='flag-5'>分頻器</b>CD4521B TYPES數(shù)據(jù)表

    CMOS計(jì)數(shù)/分頻器CD4017B CD4022B TYPES 數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CMOS計(jì)數(shù)/分頻器CD4017B CD4022B TYPES 數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 05-20 10:20 ?0次下載
    CMOS計(jì)數(shù)<b class='flag-5'>器</b>/<b class='flag-5'>分頻器</b>CD4017B CD4022B TYPES 數(shù)據(jù)表

    分頻器的作用 分頻器的功率是不是越大越好

    分頻器是一種電子設(shè)備,用于將輸入信號(hào)分成不同頻率的輸出信號(hào)。其主要作用是將原始輸入信號(hào)分離成多個(gè)頻率范圍內(nèi)的信號(hào),以供不同的電路進(jìn)行處理。分頻器廣泛應(yīng)用于通信、測(cè)量和音頻系統(tǒng)中。 分頻器的主要
    的頭像 發(fā)表于 02-01 11:19 ?2872次閱讀

    CAN時(shí)鐘分頻器在CANbus模塊上不執(zhí)行任何操作的原因?

    我一直在使用 dsPIC33CH128MP506 進(jìn)行一些 CANbus 通信。 它能夠進(jìn)行CAN-FD,并且有兩個(gè)獨(dú)立的波特率分頻器,用于標(biāo)稱波特率和數(shù)據(jù)波特率。它們是:C1NBTCFGH 內(nèi)
    發(fā)表于 01-22 06:36

    如何實(shí)現(xiàn)一種占空比為50%的奇數(shù)分頻器設(shè)計(jì)呢?

    在進(jìn)行數(shù)字電路設(shè)計(jì)的過程中,分頻器是設(shè)計(jì)中使用頻率較高的一種基本設(shè)計(jì)之一
    的頭像 發(fā)表于 11-07 17:29 ?2622次閱讀
    如何實(shí)現(xiàn)一種占空比為50%的奇數(shù)<b class='flag-5'>分頻器</b>設(shè)計(jì)呢?

    Sigma-Delta小數(shù)分頻PLL中的分頻器該怎么做?

    文獻(xiàn)給出的分頻器結(jié)構(gòu)如圖1所示。該分頻器最高輸入頻率(f~in~)為16.3GHz,也就是一個(gè)周期只有(T~in~,T ~in~ = 1/ f~in~)61.3ps。
    的頭像 發(fā)表于 10-31 12:54 ?1902次閱讀
    Sigma-Delta小數(shù)<b class='flag-5'>分頻</b>PLL中的<b class='flag-5'>分頻器</b>該怎么做?

    模擬IC設(shè)計(jì)原理圖3:數(shù)字分頻器的原理和電路原理圖

    學(xué)完了寄存,我們就可以基于寄存設(shè)計(jì)除存儲(chǔ)外具有實(shí)用功能的電路了。在這里我們來討論一下,數(shù)字分頻器
    的頭像 發(fā)表于 10-30 15:30 ?4122次閱讀
    模擬IC設(shè)計(jì)原理圖3:數(shù)字<b class='flag-5'>分頻器</b>的原理和電路原理圖