作者:劉松,文章來源: 松哥電源微信公眾號(hào)
美國(guó)計(jì)劃禁止用于Gate-all-around GAA新技術(shù)制造芯片所必需的EDA軟件出口到中國(guó)大陸,GAA(環(huán)繞柵極)是GAA FET,那么,什么是GAA FET(環(huán)繞柵極場(chǎng)效應(yīng)晶體管)?
數(shù)字芯片最基本單元是MOSFET,其工藝發(fā)展到7nm、3nm、2nm,這個(gè)半導(dǎo)體工藝尺寸是MOSFET柵極(溝槽)寬度。早期MOSFET使用平面結(jié)構(gòu),溝槽寬度越小,漏極到源極距離越小,載流子流動(dòng)跨越溝道導(dǎo)通時(shí)間減小,工作頻率越高;同時(shí),溝道完全開通所加?xùn)艠O電壓越低,開關(guān)損耗越低;而且,溝道導(dǎo)通電阻降低,導(dǎo)通損耗也降低。
但是,工藝尺寸越低,短溝道效應(yīng)越明顯。短溝道效應(yīng)就是晶胞單元漏極到源極間距不斷減小,柵極下部接觸面積越來越小,柵極難以耗盡溝道載流子,其對(duì)溝道控制力不斷減弱;因此,器件處于截止?fàn)顟B(tài)時(shí)漏電流會(huì)急劇增加,惡化其性能,靜態(tài)功耗增加。
圖1:平面MOSFET結(jié)構(gòu)
如果采用立體結(jié)構(gòu),增加?xùn)艠O和溝道接觸面積,如新的FinFET鰭型三維結(jié)構(gòu),就是將柵極包裹三個(gè)側(cè)面溝道,就可以解決上述問題,如圖2所示。
圖2 FinFET鰭型結(jié)構(gòu)
為了進(jìn)一步提高柵極對(duì)溝道控制能力,縮小單元尺寸,降低電壓,GAA柵極環(huán)繞結(jié)構(gòu)被開發(fā)出來,如圖3所示。
圖3 柵極環(huán)繞結(jié)構(gòu)
GAA柵極環(huán)繞晶體管結(jié)構(gòu)的柵極在垂直方向被分成幾個(gè)條帶RibbonFET,在其溝道區(qū)域,大幅增強(qiáng)對(duì)載流子控制,從而實(shí)現(xiàn)更好性能,同時(shí)也更容易優(yōu)化工藝。
?免責(zé)聲明:本文為網(wǎng)絡(luò)轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳播相關(guān)技術(shù)知識(shí),版權(quán)歸原作者所有,如涉及侵權(quán),請(qǐng)聯(lián)系小編刪除。
審核編輯 黃宇
-
eda
+關(guān)注
關(guān)注
71文章
2673瀏覽量
172618 -
柵極
+關(guān)注
關(guān)注
1文章
166瀏覽量
20871
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論