LATTICE DDR3 IP核究竟是用來做什么的

最近公司承接了一個(gè)車載視頻拼接的項(xiàng)目，該項(xiàng)目使用到了LVDS高速接口和DDR3接口，攝像頭采集的視頻圖像數(shù)據(jù)需要先存入DDR3中然后與通過LVDS傳輸?shù)闹鳈C(jī)視頻數(shù)據(jù)進(jìn)行拼接輸出，最終在屏幕上顯示畫中畫的效果。在調(diào)試DDR3的過程中，我有一些使用心得，特分享給大家。

在之前的文章中我已經(jīng)介紹過Lattice DDR3的IP核生成使用方法，以及接口信號(hào)。也許有許多人不是很明白，明明有DDR3的IP核，為什么還要添加這么一個(gè)接口模塊，添加了這么一個(gè)接口模塊主要是用來做什么，需要它設(shè)計(jì)哪些信號(hào)?

要想解決這些疑問，我們就需要先搞清楚DDR3 IP核究竟是用來做什么的。首先我們先明白這樣一個(gè)概念：DDR3是一個(gè)FPGA片外的一個(gè)設(shè)備，就像我們用FPGA控制led燈的亮滅一樣，我們通過引腳將FPGA與led燈連接起來，并且引腳信號(hào)是用工程中設(shè)置的輸入輸出來控制。也就是說，雖然一個(gè)工程中有許多個(gè)模塊，每個(gè)模塊間又有各種各樣的輸入輸出，但是這些信號(hào)都只是在FPGA內(nèi)部，由FPGA產(chǎn)生并控制的內(nèi)部信號(hào)，工程真正的輸入輸出是FPGA外部器件通過引腳連接傳遞的信號(hào)。若我們使用FPGA控制外設(shè)接口工作，最起碼需要有一個(gè)輸入時(shí)鐘(由FPGA外部晶振產(chǎn)生)以及與外設(shè)相連的輸出信號(hào)(有的情況下沒有異步復(fù)位輸入也是可以工作的)，那么這個(gè)時(shí)鐘以及輸出信號(hào)就是FPGA的I/O口。同樣的，在我們調(diào)試DDR3的過程中，我們需要的I/O就是時(shí)鐘以及復(fù)位信號(hào)，還有就是與DDR3硬件的連接處I/O口。我們先來看一下數(shù)據(jù)手冊(cè)上DDR3 IP核控制框圖，如下所示。

圖1 DDR3控制框圖

圖中用紅線標(biāo)記起來的地方就是FPGA與外部DDR3通過引腳連接的接口信號(hào)，如果我們通過FPGA內(nèi)部產(chǎn)生數(shù)據(jù)并將其送入DDR3中后讀出，就是通過這些引腳來傳輸信號(hào)的。我們使用SDRAM進(jìn)行存儲(chǔ)，是直接控制這些輸出信號(hào)如CAS、RAS、CKE等控制SDRAM讀寫以及其他各操作的，如下圖就是SDRAM的輸出控制信號(hào)，通過FPGA內(nèi)部設(shè)計(jì)CS、RAS、CAS、WE這些信號(hào)，可以讓SDRAM實(shí)現(xiàn)對(duì)應(yīng)的操作。比如我們?cè)O(shè)計(jì)一個(gè)SDRAM讀操作，那么我們就需要設(shè)計(jì)CS、RAS、CAS、WE分別為0、1、0、1，SDRAM通過引腳接收到這些信號(hào)，便會(huì)產(chǎn)生對(duì)應(yīng)的操作，即打開一個(gè)新的列地址并開始一個(gè)新的突發(fā)讀操作。

圖2 SDRAM輸出控制指令

與設(shè)計(jì)SDRAM接口不同的是，我們?cè)谑褂肈DR3時(shí)，是不需要我們親自設(shè)計(jì)這些輸出信號(hào)， 因?yàn)槲覀冋{(diào)用的DDR3 IP核已經(jīng)幫我們內(nèi)部封裝好了這些指令，我們需要設(shè)計(jì)的是輸入IP核的那部分接口信號(hào)，來告訴IP核我們想讓DDR3進(jìn)行工作的模式以及需要DDR3進(jìn)行的操作。在設(shè)計(jì)這個(gè)接口模塊的時(shí)候，我們需要設(shè)計(jì)的就是圖1左側(cè)接口的那部分信號(hào)，各信號(hào)的功能以及時(shí)序在數(shù)據(jù)手冊(cè)上有詳細(xì)的說明(在我前面的文章中也有詳細(xì)的介紹)，這需要我們一邊對(duì)照著數(shù)據(jù)手冊(cè)一邊進(jìn)行設(shè)計(jì)，具體的設(shè)計(jì)方法我將會(huì)在接下來的文章中繼續(xù)介紹。

明德?lián)P(MDY)除了承接項(xiàng)目外，還可為客戶提供FPGA芯片、電源芯片、AD芯片等元器件，可找我們了解。

審核編輯：湯梓紅