不多說(shuō)，上貨。IP CORE 之 PLL- ISE 操作工具本篇實(shí)現(xiàn)基于叁芯智能科技的SANXIN -B02 FPGA開(kāi)發(fā)板，如有入手開(kāi)發(fā)板，可以登錄官方淘寶店購(gòu)買，還有配套的學(xué)習(xí)視頻。Xilinx
2023-04-06 16:04:21
設(shè)計(jì)并調(diào)試鎖相環(huán)(PLL)電路可能會(huì)很復(fù)雜，除非工程師深入了解PLL理論以及邏輯開(kāi)發(fā)過(guò)程。本文介紹PLL設(shè)計(jì)的簡(jiǎn)易方法，并提供有效、符合邏輯的方法調(diào)試PLL問(wèn)題。
2019-07-08 08:02:17
關(guān)于Zynq的Vivado 2013.1發(fā)行說(shuō)明說(shuō)：“需要及早訪問(wèn)Vivado IP集成商”。這是什么意思？它是否真的支持Zynq開(kāi)箱即用？提前致謝。以上來(lái)自于谷歌翻譯以下為原文Vivado
2018-12-04 11:00:58
在模擬模型方面，Vivado提供的IP似乎有一些根本性的變化。在將工作設(shè)計(jì)從ISE 14.4轉(zhuǎn)換為Vivado 2013.2之后，然后按照建議的方式升級(jí)大部分Xilinx IP，例如基本乘法器，除法
2019-02-26 10:42:23
發(fā)生IP核鎖定，一般是Vivado版本不同導(dǎo)致的，下面介紹幾種方法： 1 常用的方法 1）生成IP核的狀態(tài)報(bào)告 Report -》 Report IP Status 2）點(diǎn)擊
2021-01-08 17:12:52
我有一個(gè)Vivado SDK生成的BSP，我試圖為基于命令行的構(gòu)建設(shè)置，但SDK生成的Makefile似乎缺少實(shí)際復(fù)制必要的IP源和頭文件的預(yù)暫存步驟。在EDK世界中，這是通過(guò)從Makefile調(diào)用
2019-03-12 10:44:10
Vivado中xilinx_courdic IP核(求exp指數(shù)函數(shù))使用
2021-03-03 07:35:03
列表和基于文本的配置選項(xiàng)，然而 IP Integrator 提供了更加圖形化的接口。其他的變化則更加細(xì)微，比如說(shuō)，Vivado 中的綜合和布線的引擎相比 ISE 來(lái)說(shuō)由很大的改進(jìn)，但是這對(duì)于用戶卻是透明
2021-01-08 17:07:20
在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸載過(guò)Modelsim，用vivado打開(kāi)過(guò)ISE工程，因?yàn)楣こ?b class="flag-6" style="color: red">中很多IP核不能用所以在重新生成過(guò)程中發(fā)現(xiàn)了這個(gè)問(wèn)題，還請(qǐng)大神告知是怎么回事？
2023-04-24 23:42:21
數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語(yǔ)言中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開(kāi)發(fā)速度。使用Verilog調(diào)用IP
2018-05-15 12:05:13
,int b);最后經(jīng)過(guò)編譯可以生成VHDL等硬件描述文件與IP核文件.我想調(diào)用自己寫的IP核(add函數(shù))我在vivado 中添加了自定義IP核與PS(處理系統(tǒng))我知道網(wǎng)上說(shuō)用AXI Steam？ 來(lái)連接
2016-01-28 18:39:13
,int b);最后經(jīng)過(guò)編譯可以生成VHDL等硬件描述文件與IP核文件.我想調(diào)用自己寫的IP核(add函數(shù))我在vivado 中添加了自定義IP核與PS(處理系統(tǒng))我知道網(wǎng)上說(shuō)用AXI Steam？ 來(lái)連接
2016-01-28 18:40:28
你好，我在Win10中使用vivado 2016.2 for zynq7020。我的時(shí)鐘方案是zynq PS FCLK_CLK0-->時(shí)鐘向?qū)?b class="flag-6" style="color: red">IP輸入（Primitive PLL）的輸入。合成
2018-11-05 11:40:53
請(qǐng)教一下，vivado怎么把帶ip核的工程進(jìn)行封裝，保證代碼不可見(jiàn)，可以通過(guò)端口調(diào)用。我嘗試了以下方法，ippackage，如果要在另一個(gè)程序里調(diào)用，也要提供源代碼；另一個(gè)方法是將網(wǎng)表文件edf文件與端口聲明結(jié)合，這種方法只能實(shí)現(xiàn)不帶ip核的封裝
2017-07-14 09:18:30
運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語(yǔ)言中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開(kāi)發(fā)速度。今天介紹的是vivado的三種常用IP核：...
2021-07-29 06:07:16
本實(shí)驗(yàn)通過(guò)調(diào)用PLL IP core來(lái)學(xué)習(xí)PLL的使用、vivado的IP core使用方法。
2021-03-02 07:22:13
這樣的菜單欄。如下圖 然后就是按部就班的來(lái)了，設(shè)置參數(shù)啊，生成仿真文件啊完成啊?！ 。?）然后就可以在.v或原理圖文件中調(diào)用了?！ 。?）具體使用方法要看使用文檔的。 2.文件破解（我想這個(gè)
2019-06-03 09:09:51
的10CL016E144C8目前嘗試辦法：①選擇Cyclone4的器件，調(diào)用C4的PLL IP仿真，IP可以正常仿真；②更換Modelsim SE10.5（破解版），仿真c0輸出高阻；③安裝Quartus17.0-stand
2017-11-05 11:59:40
用vivado2019.2建立工程，工程中調(diào)用cordic IP核進(jìn)行atan求解，功能仿真時(shí)正常且滿足要求；綜合時(shí)正常；實(shí)現(xiàn)時(shí)報(bào)錯(cuò)提示多重驅(qū)動(dòng)。
如果經(jīng)cordic計(jì)算后的輸出值不用于后續(xù)的操作
2023-06-06 17:17:37
前言集成開(kāi)發(fā)環(huán)境中提供的FPGA功能模塊,即IP核的豐富程度,也體現(xiàn)了開(kāi)發(fā)環(huán)境的成熟度。提供的IP核越多,則用戶能更多的直接使用IP核,提高效率,減少開(kāi)發(fā)調(diào)試時(shí)間。這一篇即體驗(yàn)PDS中自帶的IP核
2023-02-09 23:21:59
首先創(chuàng)建一個(gè)空的工程，工程名為“ip_clk_wiz”。接下來(lái)添加PLL IP核。在Vivado軟件的左側(cè)“Flow Navigator”欄中單擊“IP Catalog”，“IP Catalog”按鈕
2020-09-22 16:48:59
通過(guò)Quartus II 軟件創(chuàng)建PLL IP核。首先，要新建一個(gè)工程，這個(gè)方法在之前的帖子中已經(jīng)發(fā)過(guò)，不會(huì)的可以查看前面的相關(guān)帖子。創(chuàng)建好自己的工程：打開(kāi)如下的菜單
2016-09-23 21:44:10
為什么vivado2016調(diào)用MIG ip核會(huì)收到嚴(yán)重警告呢？這個(gè)critical warning會(huì)有影響嗎，要怎么解決呢？
2021-10-18 09:41:21
早安Xilinx Communitry，我有一個(gè)關(guān)于VIVADO IP中心設(shè)計(jì)流程的問(wèn)題。設(shè)計(jì)針對(duì)Xilinx fpga的數(shù)字邏輯不僅僅有一種方法。您可以使用HLS和HDL進(jìn)行設(shè)計(jì)。您可以使用純
2019-03-29 09:14:55
本例程主要使用Vivado 調(diào)用ROM IP核，用含有正弦曲線的.coe文件初始化ROM，最終通過(guò)仿真實(shí)現(xiàn)波形的顯示 一、首先建立工程 二、選擇芯片的型號(hào) 我
2021-01-08 17:16:43
PLL的硬核IP模塊。關(guān)于PLL，這里簡(jiǎn)單的做些基礎(chǔ)掃盲。PLL(Phase Locked Loop)，即鎖相回路或鎖相環(huán)。PLL用于振蕩器中的反饋技術(shù)。許多電子設(shè)備要正常工作，通常需要外部的輸入信號(hào)
2016-09-12 17:31:43
我對(duì)Vivado內(nèi)部的IP檢查點(diǎn)有疑問(wèn)。當(dāng)我在Vivado中啟用IP內(nèi)核的檢查點(diǎn)時(shí)，我可以在Design Runs窗口中看到此IP的“synth”和“impl”。對(duì)于IP的“合成”，我可以理解這是
2019-03-08 13:30:52
請(qǐng)問(wèn)有哪位大神，可以幫忙破解一個(gè)vivado的IP核。不勝感激，聯(lián)系QQ397679468
2017-11-24 09:30:30
%91/vivado2016-%E8%B0%83%E7%94%A8MIG-ip%E6%A0%B8%E4%B8%A5%E9%87%8D%E8%AD%A6%E5%91%8A-Project-1-19/m-p/884989鏈接不管用的話就按照下圖自己找吧。回復(fù)： vivado2016 調(diào)用MIG ip核
2021-07-28 07:16:27
基于 FPGA vivado 2017.2 的74系列IP封裝實(shí)驗(yàn)指導(dǎo)一、實(shí)驗(yàn)?zāi)康恼莆辗庋bIP的兩種方式：GUI方式以及Tcl方式二、實(shí)驗(yàn)內(nèi)容 本實(shí)驗(yàn)指導(dǎo)以74LS00 IP封裝為例，介紹了兩種封裝
2017-12-20 10:23:11
的是如何使用它或?qū)⑵滢D(zhuǎn)移到普通的Vivado項(xiàng)目，這樣我就可以應(yīng)用測(cè)試平臺(tái)并對(duì)其進(jìn)行測(cè)試。從我的角度來(lái)看，IP塊設(shè)計(jì)是加載IP和進(jìn)行互連的好方法。但是，使用它還需要其他步驟。我錯(cuò)了嗎？我花了幾個(gè)星期的時(shí)間嘗試將
2020-03-20 08:52:30
本文介紹如何在 vivado 開(kāi)發(fā)教程，創(chuàng)建新工程 的基礎(chǔ)上, 使用IP集成器, 創(chuàng)建塊設(shè)計(jì)。
2021-02-23 07:02:27
的經(jīng)驗(yàn)幾乎為0，因此我想就如何解決這個(gè)問(wèn)題提出建議。這就是我的想法：1 - 首先，用Vivado HLS轉(zhuǎn)換VHDL中的C代碼（我現(xiàn)在有一些經(jīng)驗(yàn)）2 - 在Vivado HLS中生成IP核（如果我
2020-03-24 08:37:03
你好我正在嘗試在vivado HLS中創(chuàng)建一個(gè)IP，然后在vivado中使用它每次我運(yùn)行Export RTL我收到了這個(gè)警告警告：[Common 17-204]您的XILINX環(huán)境變量未定義。您將
2020-04-03 08:48:23
我使用的是Vivado 2013.2。就我而言，我不喜歡Vivado提供的喜劇。我為我的項(xiàng)目構(gòu)建了自己的hirachey，IP核心文件夾位于另一個(gè)位置，而不是默認(rèn)的“src / ip”。我只是想知道
2019-04-17 09:27:52
是開(kāi)發(fā)板P7擴(kuò)展口的第5、6、7和第8腳。擴(kuò)展口原理圖如圖 13.3.1所示：圖 13.3.1 擴(kuò)展口原理圖本實(shí)驗(yàn)中，各端口信號(hào)的管腳分配如下表所示。表 13.3.1 IP核之PLL實(shí)驗(yàn)管腳分配程序
2020-07-30 14:58:52
`玩轉(zhuǎn)Zynq連載21——Vivado中IP核的移植更多資料共享騰訊微云鏈接：https://share.weiyun.com/5s6bA0s百度網(wǎng)盤鏈接：https://pan.baidu.com
2019-09-04 10:06:45
，對(duì)于Xilinx或者其第三方合作伙伴提供的，已經(jīng)集成在Vivado工具界面中供設(shè)計(jì)者調(diào)用的IP，我們姑且可以稱之為標(biāo)準(zhǔn)IP核；而對(duì)于Vivado未集成的，第三方或者用戶自己開(kāi)發(fā)設(shè)計(jì)的IP核，我們則
2019-09-06 08:13:18
用于Vivado設(shè)計(jì)套件的 UltraFast設(shè)計(jì)方法指南介紹推薦的設(shè)計(jì)方法，以實(shí)現(xiàn)Xilinx?FPGA器件資源的高效利用，以及Vivado?Design Suite中更快速的設(shè)計(jì)實(shí)現(xiàn)和時(shí)序收斂
2017-11-15 10:32:49
數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語(yǔ)言中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開(kāi)發(fā)速度。使用Verilog調(diào)用IP
2018-05-16 11:42:55
`錯(cuò)誤提示截圖放在二樓，用vivado14.4寫了個(gè)1×8和8×8矩陣相乘的程序，調(diào)用了64個(gè)ip核乘法器，IO口用的有些多。綜合和實(shí)現(xiàn)網(wǎng)表都能成功，就是仿真總是提示這兩個(gè)錯(cuò)誤，仔細(xì)檢查了幾遍程序
2020-04-26 19:21:25
請(qǐng)問(wèn)CYCLONE V如何調(diào)用IP核使用器件中的PLL, quartusII軟件中的MegaWizard Plug-In Manager中的ALTPLL是灰色的,13.0和13.1都是這樣器件換成CYCLONE IV以后,ALTPLL不再是灰色,
2015-01-30 21:06:17
testbench來(lái)驗(yàn)證設(shè)計(jì)。 Integrate帶有Xilinx IP Block的 HLS IP 這里展示了在IP Integrator中，如何將兩個(gè)HLS IP blocks跟Xilinx IP FFT結(jié)合在一起 ，并且在Vivado中驗(yàn)證設(shè)計(jì)。
2017-02-07 17:59:29
4179 
中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開(kāi)發(fā)速度。 使用Verilog調(diào)用IP核 這里簡(jiǎn)單舉一個(gè)乘法器的IP核使用實(shí)例，使用Verilog調(diào)用。首先新建工程，新建demo.v頂層模塊。 添加
2017-02-08 13:08:111235 
最新針對(duì)市場(chǎng)量身定制的即插即用型 IP 子系統(tǒng)在更高的抽象層上工作，使得平臺(tái)和系統(tǒng)開(kāi)發(fā)人員能夠提高生產(chǎn)力并降低開(kāi)發(fā)成本。新的IP子系統(tǒng)結(jié)合Vivado IP Integrator (IPI) 和Vivado
2017-02-09 01:15:42225 有關(guān)FPGA——VIVADO15.4開(kāi)發(fā)中IP 的建立
2017-02-28 21:04:35
15 在linux系統(tǒng)上實(shí)現(xiàn)vivado調(diào)用VCS仿真教程 作用：vivado調(diào)用VCS仿真可以加快工程的仿真和調(diào)試，提高效率。 前期準(zhǔn)備：確認(rèn)安裝vivado軟件和VCS軟件 VCS軟件最好安裝
2018-07-05 03:30:0010733 
中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開(kāi)發(fā)速度。 IP內(nèi)核的三種類型 IP核有三種不同的存在形式：HDL語(yǔ)言形式，網(wǎng)表形式、版圖形式。分別對(duì)應(yīng)我們常說(shuō)的三類IP內(nèi)核：軟核、固核和硬核。
2017-11-15 11:19:148390 的IP工程，缺省情況下，IP工程的名字為magaged_ip_project。在這個(gè)工程中生成所需要的IP，之后把IP添加到FPGA工程中。Xilinx推薦使用第二種方法，尤其是設(shè)計(jì)中調(diào)用的IP較多時(shí)或者采用團(tuán)隊(duì)設(shè)計(jì)時(shí)。
2017-11-18 04:22:585473 中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開(kāi)發(fā)速度。 IP內(nèi)核的三種類型 IP核有三種不同的存在形式：HDL語(yǔ)言形式，網(wǎng)表形式、版圖形式。分別對(duì)應(yīng)我們常說(shuō)的三類IP內(nèi)核：軟核、固核和硬核。
2017-11-28 15:49:581766 在給別人用自己的工程時(shí)可以封裝IP，Vivado用封裝IP的工具，可以得到像xilinx的ip一樣的可以配置參數(shù)的IP核，但是用其他工程調(diào)用后發(fā)現(xiàn)還是能看到源文件，如何將工程源文件加密，暫時(shí)沒(méi)有找到方法，如果知道還請(qǐng)賜教。
2018-06-26 11:33:007425 大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天咱們來(lái)聊一聊vivado 調(diào)用IP核。 首先咱們來(lái)了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如
2018-05-28 11:42:1436233 觀看視頻，學(xué)習(xí)如何將 Vivado IP 和第三方綜合工具配合使用。 此視頻將通過(guò)一個(gè)設(shè)計(jì)實(shí)例引導(dǎo)您完成創(chuàng)建自定義 IP 的步驟；用第三方綜合工具IP黑盒子來(lái)審查所需 IP 輸出；整合 Vivado IP 網(wǎng)表和第三方綜合工具網(wǎng)表的兩個(gè)方法，即 “網(wǎng)表項(xiàng)目模式” 和 “非項(xiàng)目 Tcl 腳本模式”。
2018-11-21 06:34:004811 歡迎閱讀本快速視頻，我將解釋如何使用Vivado IP Integrator流程與Amazon F1硬件開(kāi)發(fā)套件或HDK配合使用
2018-11-20 06:35:002212 此視頻概述了Vivado Design Suite中的IP加密。
它涵蓋了IP加密工具流程，如何準(zhǔn)備加密IP以及如何在Vivado中運(yùn)行加密工具。
2018-11-20 06:34:005948 了解Vivado中的Logic Debug功能，如何將邏輯調(diào)試IP添加到設(shè)計(jì)中，以及如何使用Vivado Logic Analyzer與邏輯調(diào)試IP進(jìn)行交互。
2018-11-30 06:22:003107 該視頻演示了如何使用Vivado IP Integrator組裝具有多個(gè)時(shí)鐘域的設(shè)計(jì)。
它顯示了Vivado中的設(shè)計(jì)規(guī)則檢查和功能如何幫助用戶自動(dòng)執(zhí)行此流程。
2018-11-27 07:40:003539 在開(kāi)發(fā)PL時(shí)一般都會(huì)用到分頻或倍頻，對(duì)晶振產(chǎn)生的時(shí)鐘進(jìn)行分頻或倍頻處理，產(chǎn)生系統(tǒng)時(shí)鐘和復(fù)位信號(hào)，下面就介紹一下在vivado2017.3中進(jìn)行PL開(kāi)發(fā)時(shí)調(diào)用IP的方法。
2018-12-22 14:26:384468 ，發(fā)現(xiàn)Modelsim10.5的版本也是可以使用的。筆者嘗試過(guò)Modelsim10.4，發(fā)現(xiàn)該版本不支持。所以需要使用Vivado2017.3來(lái)調(diào)用Modelsim的工程師，需要選擇正確的Modelsim版本。否者將調(diào)用失敗。
2019-03-30 09:51:4616946 
設(shè)計(jì)并調(diào)試鎖相環(huán)（PLL）電路可能會(huì)很復(fù)雜，除非工程師深入了解PLL理論以及邏輯開(kāi)發(fā)過(guò)程。本文介紹PLL設(shè)計(jì)的簡(jiǎn)易方法，并提供有效、符合邏輯的方法調(diào)試PLL問(wèn)題。
2020-10-13 10:43:0012 .coe格式的數(shù)據(jù)文件簡(jiǎn)介 在Vivado中，對(duì)rom進(jìn)行初始化的文件是.coe文件.它的格式如下： memory_initialization_radix=10
2020-11-20 15:01:246190 
? Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號(hào)處理使用的IP核，以及存儲(chǔ)類的IP核，本篇文章主要介紹BRAM ?IP
2020-12-29 15:59:399496 ，但是也有類似的功能模塊，通過(guò)PLL可以倍頻分頻，產(chǎn)生其他很多時(shí)鐘。本實(shí)驗(yàn)通過(guò)調(diào)用PLL IP core來(lái)學(xué)習(xí)PLL的使用、vivado的IP core使用方法。
2022-02-08 15:13:173306 
本文介紹如何在 vivado 開(kāi)發(fā)教程(一) 創(chuàng)建新工程 的基礎(chǔ)上, 使用IP集成器, 創(chuàng)建塊設(shè)計(jì)。
2022-02-08 10:47:392090 
，但是也有類似的功能模塊，通過(guò)PLL可以倍頻分頻，產(chǎn)生其他很多時(shí)鐘。本實(shí)驗(yàn)通過(guò)調(diào)用PLL IP core來(lái)學(xué)習(xí)PLL的使用、vivado的IP core使用方法。
2021-01-29 09:30:527 前年，發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)》（鏈接在參考資料1），里面簡(jiǎn)單講述了使用VCS仿真Vivado IP核時(shí)遇到的一些問(wèn)題及解決方案，發(fā)表之后經(jīng)過(guò)一年多操作上也有
2021-03-22 10:31:163409 本次使用Vivado調(diào)用DDS的IP進(jìn)行仿真，并嘗試多種配置方式的區(qū)別，設(shè)計(jì)單通道信號(hào)發(fā)生器（固定頻率）、Verilog查表法實(shí)現(xiàn)DDS、AM調(diào)制解調(diào)、DSB調(diào)制解調(diào)、可編程控制的信號(hào)發(fā)生器（調(diào)頻調(diào)相）。
2021-04-27 16:33:065595 
vivado提供了DDS IP核可以輸出正余弦波形，配置方法如下
2021-04-27 15:52:109060 
vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語(yǔ)言中的printf（）函數(shù)），可以直接調(diào)用，非常方便，大大加快了開(kāi)發(fā)速度。
2021-04-27 15:45:1222634 
Vivado調(diào)用Questa Sim或ModelSim仿真中存在的一些自動(dòng)化問(wèn)題的解決方案。 Vivado調(diào)用Questa Sim仿真中存在的一些問(wèn)題 首先說(shuō)明一下Modelsim與Questa
2021-09-02 10:12:067274 
在FPGA實(shí)際的開(kāi)發(fā)中，官方提供的IP并不是適用于所有的情況，需要根據(jù)實(shí)際修改，或者是在自己設(shè)計(jì)的IP時(shí)，需要再次調(diào)用時(shí)，我們可以將之前的設(shè)計(jì)封裝成自定義IP，然后在之后的設(shè)計(jì)中繼續(xù)使用此IP。因此本次詳細(xì)介紹使用VIvado來(lái)封裝自己的IP，并使用IP創(chuàng)建工程。
2022-04-21 08:58:054579 主題 1：VIVADO 開(kāi)發(fā)流程和資源評(píng)估? 學(xué)習(xí)目標(biāo)：? 1、掌握 VIVADO 開(kāi)發(fā)流程 2、掌握 VIVADO 的在線調(diào)試流程 3、掌握資源評(píng)估的方法 學(xué)習(xí)內(nèi)容：? 1、開(kāi)發(fā)流程：新建
2022-06-21 06:50:44267 Vivado IPI （IP Integrator）提供了直觀的模塊化的設(shè)計(jì)方法。用戶可以將Vivado IP Catalog中的IP、用戶自己的RTL代碼、或者用戶已有的BD文件添加到IP Integrator中構(gòu)成Block Design，設(shè)計(jì)更復(fù)雜的系統(tǒng)，如下圖所示。
2022-07-15 11:39:121335 前年，發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)》(鏈接在參考資料1)，里面簡(jiǎn)單講述了使用VCS仿真Vivado IP核時(shí)遇到的一些問(wèn)題及解決方案，發(fā)表之后經(jīng)過(guò)一年多操作上也有些許改進(jìn)，所以寫這篇文章補(bǔ)充下。
2022-08-29 14:41:551549 今天介紹的是vivado的三種常用IP核：時(shí)鐘倍頻（Clocking Wizard），實(shí)時(shí)仿真（ILA），ROM調(diào)用（Block Memory）。
2023-02-02 10:14:012529 AMD-Xilinx 的 Vivado 開(kāi)發(fā)工具具有很多方便FPGA開(kāi)發(fā)功能，我最喜歡的功能之一是block design的設(shè)計(jì)流程。Vivado 中的block design是使用RTL IP形式
2023-02-10 14:50:57747 
AMD-Xilinx 的 Vivado 開(kāi)發(fā)工具具有很多方便FPGA開(kāi)發(fā)功能，我最喜歡的功能之一是block design的設(shè)計(jì)流程。Vivado 中的block design是使用RTL IP形式
2023-02-10 14:51:141581 
AMD-Xilinx 的 Vivado 開(kāi)發(fā)工具具有很多方便FPGA開(kāi)發(fā)功能，我最喜歡的功能之一是block design的設(shè)計(jì)流程。Vivado 中的block design是使用RTL IP形式
2023-02-10 14:51:19735 
有一天使用Vivado調(diào)用questasim(modelsim估計(jì)也一樣)，仿真報(bào)錯(cuò)
2023-05-08 17:12:561759 最近，需要使用VCS仿真一個(gè)高速并串轉(zhuǎn)換的Demo，其中需要用到Vivado的SelectIO IP核以及IDELAYCTRL，IDELAY2原語(yǔ)。而此前我只使用VCS仿真過(guò)Quartus的IP核。
2023-06-06 11:09:561597 
在仿真Vivado IP核時(shí)分兩種情況，分為未使用SECURE IP核和使用了SECURE IP核。
2023-06-06 14:45:431240 
在仿真Vivado IP核時(shí)分兩種情況，分為未使用SECURE IP核和使用了SECURE IP核。
2023-06-20 14:23:57622 在ip目錄里搜索pll，選擇ALTPLL，點(diǎn)擊打開(kāi)后設(shè)置名稱并自動(dòng)保存在目錄中。
2023-07-19 16:37:34665 
Modelsim是十分常用的外部仿真工具，在Vivado中也可以調(diào)用Modelsim進(jìn)行仿真，下面將介紹如何對(duì)vivado進(jìn)行配置并調(diào)用Modelsim進(jìn)行仿真，在進(jìn)行仿真之前需要提前安裝Modelsim軟件。
2023-07-24 09:04:431817 
DDS（Direct Digital Frequency Synthesizer） 直接數(shù)字頻率合成器，本文主要介紹如何調(diào)用Xilinx的DDS IP核生成某一頻率的Sin和Cos信號(hào)。
2023-07-24 11:23:291728 
Vivado IP核提供了強(qiáng)大的FIFO生成器，可以通過(guò)圖形化配置快速生成FIFO IP核。
2023-08-07 15:36:281628 
FPGA開(kāi)發(fā)中使用頻率非常高的兩個(gè)IP就是FIFO和BRAM，上一篇文章中已經(jīng)詳細(xì)介紹了Vivado FIFO IP，今天我們來(lái)聊一聊BRAM IP。
2023-08-29 16:41:492605 
在給Vivado中的一些IP核進(jìn)行配置的時(shí)候，發(fā)現(xiàn)有Shared Logic這一項(xiàng)，這里以Tri Mode Ethernet MAC IP核為例，如圖1所示。
2023-09-06 17:05:12529 
Vivado是Xilinx公司2012年推出的新一代集成開(kāi)發(fā)環(huán)境，它強(qiáng)調(diào)系統(tǒng)級(jí)的設(shè)計(jì)思想及以IP為核心的設(shè)計(jì)理念，突出IP核在數(shù)字系統(tǒng)設(shè)計(jì)中的作用。
2023-09-17 15:37:311060 
文章是基于Vivado的 2017.1的版本，其他版本都大同小異。 首先在Vivado界面的右側(cè)選擇IP Catalog 選項(xiàng)。
2023-12-05 15:05:02317
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論