完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:26452次 帖子:90個(gè)
按鍵抖動(dòng)消除verilog設(shè)計(jì)
按鍵作為一種機(jī)械開(kāi)關(guān),在進(jìn)行按鍵操作時(shí),機(jī)械接觸點(diǎn)的彈性及電壓突變等原因,在機(jī)械開(kāi)關(guān)合閉的時(shí)候會(huì)出現(xiàn)電壓抖動(dòng),因此在實(shí)際的應(yīng)用當(dāng)中需要做一定的處理。
2023-04-27 標(biāo)簽:FPGA設(shè)計(jì)觸發(fā)器FPGA芯片 1624 0
FIFO(First In First Out )先入先出存儲(chǔ)器,在FPG設(shè)計(jì)中常用于跨時(shí)鐘域的處理,F(xiàn)IFO可簡(jiǎn)單分為同步FIFO和異步FIFO。
2023-04-25 標(biāo)簽:FPGA設(shè)計(jì)存儲(chǔ)器FIFO存儲(chǔ) 3768 0
如何利用Tcl在Vivado中實(shí)現(xiàn)定制化的FPGA設(shè)計(jì)流程?
FPGA 的設(shè)計(jì)流程簡(jiǎn)單來(lái)講,就是從源代碼到比特流文件的實(shí)現(xiàn)過(guò)程。大體上跟 IC 設(shè)計(jì)流程類(lèi)似,可以分為前端設(shè)計(jì)和后端設(shè)計(jì)。
2023-04-23 標(biāo)簽:FPGA設(shè)計(jì)TCLCache 2092 0
什么是ECO?ECO的應(yīng)用場(chǎng)景和實(shí)現(xiàn)流程
ECO指的是 Engineering Change Order ,即工程變更指令。目的是為了在設(shè)計(jì)的后期,快速靈活地做小范圍修改,從而盡可能的保持已經(jīng)驗(yàn)...
2023-04-23 標(biāo)簽:dspFPGA設(shè)計(jì)IC設(shè)計(jì) 4755 0
速度和面積一直都是FPGA設(shè)計(jì)中非常重要的兩個(gè)指標(biāo)。所謂速度,是指整個(gè)工程穩(wěn)定運(yùn)行所能夠達(dá)到的最高時(shí)鐘頻率,它不僅和FPGA內(nèi)部各個(gè)寄存器的建立時(shí)間余量
2023-04-10 標(biāo)簽:FPGA設(shè)計(jì)存儲(chǔ)器時(shí)鐘 1359 0
FPGA原型驗(yàn)證系統(tǒng)的時(shí)鐘資源設(shè)計(jì)
如果SoC設(shè)計(jì)規(guī)模小,在單個(gè)FPGA內(nèi)可以容納,那么只要系統(tǒng)中的FPGA具有所SoC所設(shè)計(jì)需要時(shí)鐘的數(shù)量
2023-04-07 標(biāo)簽:FPGA設(shè)計(jì)分頻器SoC芯片 829 0
限制原型驗(yàn)證系統(tǒng)中FPGA數(shù)量的因素
當(dāng)SoC系統(tǒng)的規(guī)模很大的時(shí)候,單片F(xiàn)PGA驗(yàn)證平臺(tái)已經(jīng)無(wú)法容納這么多容量,我們將采取將SoC設(shè)計(jì)劃分為多個(gè)FPGA的映射。
2023-04-06 標(biāo)簽:FPGA設(shè)計(jì)TDMSoC系統(tǒng) 788 0
FPGA設(shè)計(jì)的五個(gè)主要任務(wù)
FPGA設(shè)計(jì)的五個(gè)主要任務(wù):邏輯綜合、門(mén)級(jí)映射、整體功能邏輯布局、邏輯資源互連布線,最后生成FPGA的bit流
2023-04-06 標(biāo)簽:FPGA設(shè)計(jì)EDA工具SoC芯片 936 0
如何建立適合團(tuán)隊(duì)的FPGA原型驗(yàn)證系統(tǒng)平臺(tái)與技術(shù)?
FPGA原型驗(yàn)證在數(shù)字SoC系統(tǒng)項(xiàng)目當(dāng)中已經(jīng)非常普遍且非常重要,但對(duì)于一個(gè)SoC的項(xiàng)目而言,選擇合適的FPGA原型驗(yàn)證系統(tǒng)顯的格外重要
2023-04-03 標(biāo)簽:FPGA設(shè)計(jì)存儲(chǔ)器RAM 1218 0
ChatGPT能否幫助FPGA設(shè)計(jì)彌補(bǔ)能力的缺失呢?
科技即生產(chǎn)力,最近,OpenAI 發(fā)布了 ChatGPT,在各大論壇和許多網(wǎng)站上受到了廣泛關(guān)注,ChatGPT是由 OpenAI 提出的大型預(yù)訓(xùn)練語(yǔ)言模...
2023-03-25 標(biāo)簽:FPGA設(shè)計(jì)HDLOpenAI 1467 0
FPGA設(shè)計(jì)中的反饋路徑可以怎么優(yōu)化呢?
在FPGA設(shè)計(jì)中,我們可能會(huì)碰到這樣的路徑,如下圖所示。圖中兩個(gè)輸入數(shù)據(jù)為64位,寄存一拍后給到二選一MUX的數(shù)據(jù)輸入端
2023-03-24 標(biāo)簽:FPGA設(shè)計(jì)寄存器Verilog 1418 0
介紹FPGA設(shè)計(jì)中時(shí)序分析的一些基本概念
時(shí)鐘的時(shí)序特性主要分為抖動(dòng)(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Distortion)3點(diǎn)。
2023-03-16 標(biāo)簽:FPGA設(shè)計(jì)RAM時(shí)序分析 1815 0
FPGA基礎(chǔ)設(shè)計(jì)之使用邏輯門(mén)和連續(xù)賦值對(duì)電路建模
使用邏輯門(mén)和連續(xù)賦值對(duì)電路建模,是相對(duì)詳細(xì)的描述硬件的方法。使用過(guò)程塊可以從更高層次的角度描述一個(gè)系統(tǒng),稱(chēng)作行為級(jí)建模(behavirol modeling)。
2023-02-08 標(biāo)簽:FPGA設(shè)計(jì)編碼器Verilog 552 0
介紹一種ISE聯(lián)合仿真轉(zhuǎn)換為Moldelsim單獨(dú)仿真的方法
找到仿真頂層的tb文件,cut_through_top_tb。
2023-01-29 標(biāo)簽:FPGA設(shè)計(jì)asicModelSim 1451 0
利用FPGA的可編程能力以及相關(guān)的工具來(lái)準(zhǔn)確估算功耗
AMD-Xilinx在20nm & 16nm節(jié)點(diǎn)Ultrascale系列器件使用FinFET工藝,F(xiàn)inFET與Planar相比在相同速度條件下...
2022-12-29 標(biāo)簽:FPGA設(shè)計(jì)asic晶體管 1699 0
FPGA設(shè)計(jì)硬件語(yǔ)言Verilog中的參數(shù)化
FPGA 設(shè)計(jì)的硬件語(yǔ)言Verilog中的參數(shù)化有兩種關(guān)鍵詞:define 和 paramerter,參數(shù)化的主要目的是代碼易維護(hù)、易移植和可讀性好。
2022-12-26 標(biāo)簽:FPGA設(shè)計(jì)VerilogC語(yǔ)言 856 0
FPGA設(shè)計(jì)的經(jīng)驗(yàn)技巧
當(dāng)然,任何編程語(yǔ)言的學(xué)習(xí)都不是一朝一夕的事,經(jīng)驗(yàn)技巧的積累都是在點(diǎn)滴中完成,F(xiàn)PGA設(shè)計(jì)也無(wú)例外。下面就以我的切身體會(huì),談?wù)凢PGA設(shè)計(jì)的經(jīng)驗(yàn)技巧。
2022-10-25 標(biāo)簽:FPGA設(shè)計(jì)HDL編程語(yǔ)言 948 0
在SpinalHDL 1.7.0版本里,在仿真方面開(kāi)始支持了VCS,這解決了在FPGA設(shè)計(jì)里采用Verilator時(shí)無(wú)法仿真廠商IP的問(wèn)題。
2022-10-18 標(biāo)簽:FPGA設(shè)計(jì)DDRVCS 907 0
利用硬件輔助工具加速芯片前端設(shè)計(jì)的功能性驗(yàn)證階段
軟件仿真(Simulation),F(xiàn)PGA原型驗(yàn)證(FPGA Based Prototyping)和硬件仿真加速(Emulation)這三種有效的功能驗(yàn)...
2022-10-10 標(biāo)簽:FPGA設(shè)計(jì)RTLAHB總線 1566 0
Vivado中設(shè)計(jì)鎖定與增量編譯方法簡(jiǎn)析
增量實(shí)現(xiàn)由兩個(gè)流程構(gòu)成:原始流程和增量流程,如圖所示。其中,原始流程提供網(wǎng)表。
2022-10-10 標(biāo)簽:FPGA設(shè)計(jì)RAMDCP 1561 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |