Cadence設(shè)計系統(tǒng)公司公布一個新版的尖端功能驗證平臺與方法學(xué)，擁有全套最新增強功能，與之前發(fā)布的版本相比，可將SoC驗證效率提高一倍。 Incisive ?12.2提供了兩倍性能，全新Incisive調(diào)試分析器產(chǎn)品，全新低功耗建模，以及當(dāng)今復(fù)雜IP與SoC高效驗證所需的數(shù)百種其他功能。
2013-01-27 10:44:38
1437 
新思科技公司日前宣布：向市場推出其用于系統(tǒng)級芯片(SoC)設(shè)計的一套完整的、集成化硬件和軟件音頻IP子系統(tǒng)DesignWare? SoundWave Audio Subsystem
2012-04-16 10:35:471057 
（Dubhe-90）的高性能RISC-V眾核子系統(tǒng)IP平臺。
StarLink-700是賽昉科技自研的支持緩存一致性的Interconnect Fabric IP，是國內(nèi)首款Mesh架構(gòu)互聯(lián)總線IP
2023-11-29 13:37:35
隨著SOC越來越復(fù)雜，包含的IP越來越多，單個SOC上實現(xiàn)了CPU、射頻模塊、DDR控制模塊、外設(shè)等等功能。各種功能，多種IP也帶來了多檔電源的需求。同時為了滿足低功耗的要求，SOC通常被分為多個
2021-10-28 09:45:05
SOC設(shè)計領(lǐng)域的核心技術(shù)-軟/硬件協(xié)同設(shè)計摘要：基于IP庫的SOC必將是今天與未來微電子設(shè)計領(lǐng)域的核心。它既是一種設(shè)計技術(shù)，也是一種設(shè)計方法學(xué)。一塊SOC上一定會集成各種純硬件IP、和作為軟件載體
2009-11-19 11:19:30
與FPGA架構(gòu)相集成，可以實現(xiàn)更大的設(shè)計靈活性和更快的上市時間。美高森美為電機控制算法開發(fā)提供了具有多個多軸電機控制參考設(shè)計和IP的生態(tài)系統(tǒng)，使由多處理器解決方案轉(zhuǎn)向單一器件解決方案(即SoC FPGA)更加容易。
2019-06-24 07:29:33
其他應(yīng)用軟件)模塊或可載入的用戶軟件等。系統(tǒng)級芯片形成或產(chǎn)生過程包含以下三個方面:1) 基于單片集成系統(tǒng)的軟硬件協(xié)同設(shè)計和驗證;2) 再利用邏輯面積技術(shù)使用和產(chǎn)能占有比例有效提高即開發(fā)和研究IP核生成及復(fù)用
2016-05-24 19:18:54
先進(jìn)的設(shè)計與仿真驗證方法成為SoC設(shè)計成功的關(guān)鍵。一個簡單可行的SoC驗證平臺，可以加快SoC系統(tǒng)的開發(fā)與驗證過程。FPGA器件的主要開發(fā)供應(yīng)商都針對自己的產(chǎn)品推出了SoC系統(tǒng)的開發(fā)驗證平臺，如
2019-10-11 07:07:07
SoC驗證超越了常規(guī)邏輯仿真，但用于加速SoC驗證的廣泛應(yīng)用的三種備選方法不但面臨可靠性問題，而且難以進(jìn)行權(quán)衡。而且，最重要的問題還在于硬件加速訪問權(quán)限、時機及其穩(wěn)定性。
2019-11-11 06:37:11
SoC內(nèi)ADC子系統(tǒng)集成驗證挑戰(zhàn)
2021-04-02 06:03:24
由于片上系統(tǒng)(SoC)設(shè)計變得越來越復(fù)雜，驗證面臨著巨大的挑戰(zhàn)。大型團隊不斷利用更多資源來尋求最高效的方法，從而將新的方法學(xué)與驗證整合在一起，并最終將設(shè)計與驗證整合在一起。雖然我們知道實現(xiàn)驗證計劃
2019-07-11 07:35:58
的、重要的設(shè)計方法。Altera公司在其開發(fā)工具Quartus II 中集成了SoPC Builder工具。在該工具的輔助下，設(shè)計者可以非常方便地完成系統(tǒng)集成，軟硬件協(xié)同設(shè)計和驗證，最大限度地提高電子系統(tǒng)的性能，加快設(shè)計速度和節(jié)約設(shè)計成本。
2019-07-12 07:25:22
方法定義了創(chuàng)建的模型、它們的使用方式以及工具用于操作它們的方式。模型可以在多個抽象層次上定義設(shè)計，它們可以定義設(shè)計的要求，也可以定義閉合標(biāo)準(zhǔn)。 驗證方法也是一種系統(tǒng)的做事方式，具有一套豐富的標(biāo)準(zhǔn)規(guī)
2022-02-13 17:03:49
SSE?123示例子系統(tǒng)集成了一個由關(guān)鍵Arm組件組成的子系統(tǒng)，這些組件實現(xiàn)了針對物聯(lián)網(wǎng)（IoT）片上系統(tǒng)（SoC）設(shè)計的系統(tǒng)的核心功能。
2023-08-10 07:40:36
隨著現(xiàn)代集成電路技術(shù)的發(fā)展,尤其是IP的大量使用,芯片的規(guī)模越來越大,系統(tǒng)功能越來越復(fù)雜,普通的EDA和FPGA仿真在速度和性能上已經(jīng)無法勝任芯片仿真驗證的要求,功能驗證已經(jīng)成為大規(guī)模芯片設(shè)計的一個
2010-05-28 13:41:35
芯片內(nèi)嵌SOC子系統(tǒng)的規(guī)格制定；嚴(yán)格遵循開發(fā)流程、模板、標(biāo)準(zhǔn)和規(guī)范，完成芯片內(nèi)嵌子系統(tǒng)的設(shè)計，驗證，測試，優(yōu)化等工作，確保電路設(shè)計滿足規(guī)格要求，以芯片最后交付為目標(biāo)。2、及時編寫各種SOC文檔和標(biāo)準(zhǔn)化
2020-02-29 11:06:28
隨著系統(tǒng)芯片(SoC)設(shè)計的體積與復(fù)雜度持續(xù)升高，驗證作業(yè)變成了瓶頸：占了整個SoC研發(fā)過程中70%的時間。因此，任何能夠降低驗證成本并能更早實現(xiàn)驗證sign-off的方法都是眾人的注目焦點。
2019-08-26 07:06:04
，因此，開發(fā)統(tǒng)一的IP核接口標(biāo)準(zhǔn)對提高IP核的復(fù)用意義重大。本文簡單介紹IP核概念，然后從接口標(biāo)準(zhǔn)的角度討論在SoC設(shè)計中提高IP核的復(fù)用度，從而簡化系統(tǒng)設(shè)計和驗證的方法，主要討論OCP(開放核協(xié)議
2019-06-11 05:00:07
將提出集采集系統(tǒng)、補償校正、數(shù)據(jù)處理、數(shù)據(jù)通信、任務(wù)調(diào)度、人機界面、IP功能復(fù)用等功能模塊于一體的智能傳感器SOC/IP設(shè)計及基于FPGA與ARM7微處理器芯片的實現(xiàn)方法。 SOC/IP概念與智能
2008-08-26 09:38:34
本文通過對基于ARM7的SOC系統(tǒng)的設(shè)計，介紹了一種Flash結(jié)構(gòu)的FPGA器件及其片上系統(tǒng)的設(shè)計方法，進(jìn)而給出了兩種驗證該片上系統(tǒng)準(zhǔn)確性的方法，通過實際驗證，該系統(tǒng)不僅能準(zhǔn)確進(jìn)行片外存
2021-02-05 07:52:41
冉峰 李潤光 徐美華 康志英1 引言隨著芯片集成程度的飛速提高，一個電子系統(tǒng)或分系統(tǒng)可以完全集成在一個芯片上，IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計方式。同時
2019-07-26 06:19:34
onchip，片上系統(tǒng))開發(fā)效率和質(zhì)量的重要手段。如果能對IP核進(jìn)行驗證、測試和集成．就可以加速SoC的設(shè)計，而這需要從以下5個方面進(jìn)行考慮。代碼純化．指在代碼設(shè)計中及完成后進(jìn)行自定義的、IEEE標(biāo)準(zhǔn)
2021-09-01 19:32:45
制用于將外部驗證環(huán)境融入到在系統(tǒng)CPU上運行的軟件。ST Microelectronics驗證工程師可以使用VAL對內(nèi)部設(shè)計IP和外部驗證組件進(jìn)行編程和配置?！拔覀?yōu)樵缙陧椖块_發(fā)的這個機制在模擬中運行
2017-04-05 14:17:46
SoC系統(tǒng)驗證平臺總體框架是怎樣的？SoC系統(tǒng)驗證平臺如何去構(gòu)建？
2021-04-28 07:13:41
chip_agt 接管CPU出來的總線?？偠灾龇ň褪峭ㄟ^UVM去接管系統(tǒng)的總線。這樣我們可以bypass boot的過程，并且還可以實現(xiàn)IP的驗證環(huán)境在SOC驗證環(huán)境中復(fù)用。如果我們對C代碼進(jìn)行一些封裝
2022-06-17 14:41:50
SoC與IP有什么關(guān)系？如何去驗證IP？
2021-04-28 06:02:37
請問一下，如何利用AMSVF來進(jìn)行混合信號SoC的全芯片驗證？
2021-05-06 07:56:08
固網(wǎng)短信電話專用SoC芯片介紹一種數(shù)?；旌?b class="flag-6" style="color: red">SoC設(shè)計協(xié)同仿真的驗證方法
2021-04-23 06:06:39
，應(yīng)用電子系統(tǒng)的設(shè)計也是根據(jù)功能和參數(shù)要求設(shè)計系統(tǒng)，但與傳統(tǒng)方法有著本質(zhì)的差別。SOC不是以功能電路為基礎(chǔ)的分布式系統(tǒng)綜合技術(shù)，而是以功能IP為基礎(chǔ)的系統(tǒng)固件和電路綜合技術(shù)。首先，功能的實現(xiàn)不再針對功能
2016-08-05 09:08:31
Chipidea公司在所有IP供應(yīng)商中排名第九。 由于在商用模擬/混合信號IP領(lǐng)域取得罕有成功，Chipidea在業(yè)內(nèi)贏得了聲望。該公司提供單功能模擬IP以及子系統(tǒng)內(nèi)核，包括RF、無線、電源管理、有線
2019-05-13 07:00:04
、包和庫，特別是半導(dǎo)體知識產(chǎn)權(quán) (IP) 核心設(shè)計過程，包括以下章節(jié)：驗證方法——概述驗證方法——簡介驗證 IP - 方法論的作用如何選擇驗證方法基于標(biāo)準(zhǔn)的 IP 和 SoC 的驗證方法功能驗證方法
2022-11-26 20:43:20
設(shè)計安全工業(yè)芯片系統(tǒng)的驗證方法從工廠、機械和過程自動化到發(fā)電、供應(yīng)和運輸?shù)雀黝I(lǐng)域的工業(yè)自動化應(yīng)用中，都越來越需要更多的安全設(shè)備。本白皮書研究一個工業(yè)芯片系統(tǒng)(SoC) 案例—— 芯片驅(qū)動，向
2013-11-20 16:57:29
描述 此參考設(shè)計是適用于 NFC（近場通信）和驗證的子系統(tǒng)設(shè)計。該子系統(tǒng)設(shè)計旨在用作參考設(shè)計，支持部件認(rèn)證、訪問控制、個人識別、無電池傳感器接口、安全令牌傳輸和本地數(shù)據(jù)的低功耗傳輸。在諸多系統(tǒng)
2022-09-22 09:15:13
數(shù)?；旌闲盘柗抡嬉呀?jīng)成為SoC芯片驗證的重要環(huán)節(jié)。文章以一款固網(wǎng)短信電話專用SoC芯片為例，介紹一種使用Synopsys公司的NanoSim-VCS協(xié)同仿真環(huán)境進(jìn)行仿真的驗證方法，并給出驗證結(jié)
2009-05-15 15:41:26
19 數(shù)?；旌闲盘柗抡嬉呀?jīng)成為SoC芯片驗證的重要環(huán)節(jié)。文章以一款固網(wǎng)短信電話專用SoC芯片為例，介紹一種使用Synopsys公司的NanoSim-VCS協(xié)同仿真環(huán)境進(jìn)行仿真的驗證方法，并給出驗證結(jié)
2009-05-15 15:41:265 探討了IP 核的驗證與測試的方法及其和VHDL 語言在IC 設(shè)計中的應(yīng)用，并給出了其在RISC8 框架CPU 核中的下載實例。關(guān)鍵詞：IP 核；片上系統(tǒng)；驗證
2009-06-15 10:59:1432 本文介紹了以超深亞微米技術(shù)為支撐的 SOC 的定義以及芯片設(shè)計方法，并闡述了軟硬件協(xié)同設(shè)計理論、IP 核生成及復(fù)用技術(shù)、超深亞微米IC 設(shè)計面對的難題以及SOC 測試與驗證技術(shù)。
2009-06-19 09:28:1235 以 IP(Intellectual Property )核復(fù)用為基礎(chǔ)的SoC（System on a Chip，簡稱SoC）設(shè)計是以軟硬件協(xié)同設(shè)計為主要設(shè)計方法的芯片設(shè)計技術(shù)。本文從IP 核復(fù)用技術(shù)、軟硬件協(xié)同設(shè)計技術(shù)兩個方面
2009-08-10 08:32:1718 本文針對目前芯片驗證中出現(xiàn)的瓶頸問題，闡述了當(dāng)前流行的驗證技術(shù)和部分硬件驗證語言。文中介紹了SystemC 和E 語言，以及多種功能驗證技術(shù)。最后通過對Rana接口芯片的功
2009-08-13 08:44:1927 近幾年來，SoC 技術(shù)已經(jīng)得到了迅速的發(fā)展，隨之而來的是 SoC 設(shè)計的驗證也變得更加復(fù)雜，花費的時間和人力成倍增加。一個SoC 芯片的驗證可能會用到多種驗證技術(shù)，常用的 SoC 的
2009-08-31 10:33:2524 本文首先介紹RVM驗證方法學(xué)和覆蓋率驅(qū)動技術(shù)，然后詳細(xì)分析如何使用結(jié)合覆蓋率驅(qū)動技術(shù)的RVM驗證方法學(xué)對SOC(System On Chip)進(jìn)行完備的功能驗證, 最
2009-09-05 08:53:0015 隨著大容量高速度的FPGA的出現(xiàn)，在流片前建立一個高性價比的原型驗證系統(tǒng)已經(jīng)成為縮短系統(tǒng)級芯片（SoC）驗證時間，提高首次流片成功率的重要方法。本文著重討論了用FPGA建
2009-09-11 15:50:0916 用于加速ARM SOC 內(nèi)IP 模塊DSM 仿真的啟動代碼設(shè)計方法:本文概要描述了在ARM 片上系統(tǒng)設(shè)計中，用于USB 知識產(chǎn)權(quán)內(nèi)核設(shè)計驗證的DSM 仿真方法，提出了一種能夠大大加快DSM 仿真速度的
2009-09-24 09:12:5229 隨著集成電路設(shè)計復(fù)雜度的提高和產(chǎn)品上市時間壓力的增大，基于IP 核復(fù)用的SoC 設(shè)計已成為一種重要的設(shè)計方法。在SoC 中集成的IP 核越來越多時，IP 核的互連策略和方法就成
2009-11-28 14:40:468 ESL 設(shè)計和驗證方法使設(shè)計工程師能夠?qū)Ｗ⒂谀切┙o產(chǎn)品及IP 帶來差異化和價值的系統(tǒng)設(shè)計屬性，即功能性和性能。本文討論電子系統(tǒng)級(ESL)設(shè)計和驗證方法學(xué)在系統(tǒng)級芯片(SoC)設(shè)
2009-11-30 16:15:1533 以信息系統(tǒng)作為目標(biāo)直接優(yōu)化軟、硬件的片上系統(tǒng)(SoC)將大大節(jié)省軟件和芯片資源，大大提高系統(tǒng)的集成度和性價比。文中主要介紹基于ARM7TDMI的面向多媒體的SoC中MP3子系統(tǒng)的優(yōu)化
2009-12-01 14:08:1325 基于IP的可重用設(shè)計方法已經(jīng)成為數(shù)字系統(tǒng)設(shè)計工程師普遍采用的系統(tǒng)設(shè)計方法。于是，設(shè)計者采用第三方IP或自行設(shè)計的軟核或兩者的組合來搭建符合要求的系統(tǒng)。對于一個SoC系統(tǒng)
2009-12-03 16:54:2211 本文從SoC (System on a Chip)驗證環(huán)境外在的框架結(jié)構(gòu)、內(nèi)在的驗證數(shù)據(jù)的組織與管理和體現(xiàn)其工作原理的系統(tǒng)腳本的設(shè)計思想三方面出發(fā)，討論SoC 驗證環(huán)境的搭建方法，并搭建的驗證環(huán)
2009-12-14 09:52:5822 本文介紹了基于事務(wù)的SoC驗證方法,詳細(xì)說明了事務(wù)、事務(wù)處理器的概念和事務(wù)級驗證平臺的功能結(jié)構(gòu)。Synopsys公司的RVM驗證方法學(xué)是當(dāng)前比較流行的基于事務(wù)的SoC驗證方法,文中詳細(xì)
2010-02-24 11:44:048 無線溫度驗證系統(tǒng) 溫度壓力一體 溫度驗證儀分有線系統(tǒng)與無線系統(tǒng)。有線的溫度驗證系統(tǒng)精度低，價格相對于無線產(chǎn)品的價格要低廉的多，無線驗證系統(tǒng)操作方便，節(jié)省時間，而有線布線特別麻煩。所以在某些全封閉
2023-12-20 10:10:23
以SoC軟硬件協(xié)同設(shè)計方法學(xué)及驗證方法學(xué)為指導(dǎo)，系統(tǒng)介紹了以ARM9為核心的AFDX-ES SoC設(shè)計過程中，軟硬件協(xié)同設(shè)計和驗證平臺的構(gòu)建過程及具體實施。應(yīng)用實踐表明該平臺具有良
2010-11-22 15:18:5256 介紹了用于IP核測試的內(nèi)建自測試方法(BIST)和面向測試的IP核設(shè)計方法，指出基于IP核的系統(tǒng)芯片(SOC) 的測試、驗證以及相關(guān)性測試具有較大難度，傳統(tǒng)的測試和驗證方法均難以滿足
2010-12-13 17:09:1110 摘 要：本文介紹了IP核的概念及其在SoC設(shè)計中的應(yīng)用，討論了為提高IP核的復(fù)用能力而采用的IP核與系統(tǒng)的接口技術(shù)。
關(guān)鍵詞：SoC；IP核；
2006-06-07 11:11:53523 IP多媒體子系統(tǒng)-媒體網(wǎng)關(guān)功能有哪些?
IP多媒體子系統(tǒng)-媒體網(wǎng)關(guān)功能（IMS-MGF）
IMS-MGF終結(jié)來自電路交換網(wǎng)的
2010-04-07 16:24:10727 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司，今天宣布了業(yè)界最全面的用于系統(tǒng)級芯片（SoC）驗證的通用驗證方法學(xué)(UVM)開源參考流程。為了配合Cadence EDA360中SoC實現(xiàn)能力的策略，
2010-06-28 08:29:142240 摘 要： 以SoC軟硬件協(xié)同設(shè)計方法學(xué)及驗證方法學(xué)為指導(dǎo)，系統(tǒng)介紹了以ARM9為核心的AFDX-ES SoC設(shè)計過程中，軟硬件協(xié)同設(shè)計和驗證平臺的構(gòu)建過程及具體實施。應(yīng)用實踐表明該
2010-12-08 10:44:411027 
功能驗證已經(jīng)成為集成電路設(shè)計和開發(fā)的瓶頸，這就使得驗證的方法逐漸受到業(yè)界人士的高度重視。工程師們在設(shè)計時不可能考慮到萬無一失，所以很多系統(tǒng)行為是不能緊緊通過測試文
2011-04-19 11:48:27782 電子系統(tǒng)設(shè)計中的分析目的：電子系統(tǒng)設(shè)計結(jié)果是否符合設(shè)計規(guī)范(滿足設(shè)計要求)。這需要通過測試來驗證。優(yōu)化系統(tǒng)設(shè)計。這需要通過測試來驗證。 電子線路分析基本方法仿真分析：
2011-06-15 17:57:520 針對電子系統(tǒng)容易出現(xiàn)的熱失效問題，論述在電子系統(tǒng)的熱管理設(shè)計與驗證中，對半導(dǎo)體器件結(jié)溫的估算和測量方法。通過測量半導(dǎo)體器件內(nèi)部二極管參數(shù)，來繪制二極管正向壓降與其
2012-04-20 11:18:2232 本文利用Altera公司的FPGA開發(fā)工具對皋于國產(chǎn)龍芯I號處理器IP核的SoC芯片進(jìn)行ASIC流片前的系統(tǒng)驗證，全實時方式運行協(xié)同設(shè)計所產(chǎn)生的硬件代碼和軟件代碼，構(gòu)建一個可獨立運行、可現(xiàn)場
2012-04-21 15:22:013161 
芯片驗證的工作量約占整個芯片研發(fā)的70%，已然成為縮短芯片上市時間的瓶頸。應(yīng)用OVM方法學(xué)搭建SoC設(shè)計中的DMA IP驗證平臺，可有效提高驗證效率。
2012-06-20 09:03:292627 本專題為你簡述片上系統(tǒng)SoC相關(guān)知識及設(shè)計測試。包括SoC定義，SoC設(shè)計流程，SoC設(shè)計的關(guān)鍵技術(shù)，SoC設(shè)計范例，SoC設(shè)計測試及驗證方法，最新SoC芯片解決方案。
2012-10-12 17:57:20
徹底地驗證其片上系統(tǒng)（SoC）是否符合HDMI 2.0規(guī)范，從而加速批量生產(chǎn)的準(zhǔn)備時間。這款用于HDMI 2.0的Cadence VIP支持各種主流邏輯模擬器、驗證語言及包括UVM（Universal Verification Methodology）在內(nèi)的方法學(xué)。
2013-09-27 16:19:08857 SoC基于IP設(shè)計的特點使驗證項目中多語言VIP（Verification IP）協(xié)同驗證的需求不斷增加，給驗證工作帶來了很大的挑戰(zhàn)。為了解決多語言VIP在SoC驗證環(huán)境靈活重用的問題。提出了一種
2015-12-31 09:25:1312 IP子系統(tǒng)集成了多達(dá)80個不同的IP 核、軟件驅(qū)動程序、設(shè)計實例和測試平臺，可大幅提高生產(chǎn)力 賽靈思發(fā)布 Vivado Design Suite2015.3版本。這一新版本通過支持設(shè)計團隊利用
2017-02-09 01:15:42225 參數(shù)化的IP是可配置的，這意味著在不同的SOC中IP設(shè)計可以有不同的設(shè)計參數(shù)，設(shè)計參數(shù)可以對應(yīng)到協(xié)議、端口號、端口名稱、以及內(nèi)部邏輯。大量的IP設(shè)計參數(shù)非常影響驗證環(huán)境的構(gòu)建，比如testbench
2017-09-15 14:37:346 的接口標(biāo)準(zhǔn)，因此，開發(fā)統(tǒng)一的IP核接口標(biāo)準(zhǔn)對提高IP核的復(fù)用意義重大。本文簡單介紹IP核概念，然后從接口標(biāo)準(zhǔn)的角度討論在SoC設(shè)計中提高IP核的復(fù)用度，從而簡化系統(tǒng)設(shè)計和驗證的方法，主要討論OCP（開放核協(xié)議）。 圖1 OCP工作原理示意圖 圖2 讀/寫操作
2017-11-06 11:30:080 技術(shù)方法，驗證了SoC系統(tǒng)、DSP指令、硬件IP等。實驗證明，此FPGA驗證平臺能夠驗證SoC設(shè)計，提高了設(shè)計效率。
2017-11-17 03:06:0113138 
技術(shù)方法，驗證了SoC系統(tǒng)、DSP指令、硬件IP等。實驗證明，此FPGA驗證平臺能夠驗證SoC設(shè)計，提高了設(shè)計效率。
2017-11-17 03:06:013769 
AXI 總線功能建?？珊喕痁ynq-7000 All Programmable SoC 組件及子系統(tǒng)的驗證工作。本文以賽靈思工具鏈為基礎(chǔ)，通過逐步指導(dǎo)實例，詳細(xì)介紹了該驗證方法。
2018-07-20 10:03:004714 
引言 隨著深亞微米工藝技術(shù)日益成熟，集成電路芯片的規(guī)模越來越大。數(shù)字IC從基于時序驅(qū)動的設(shè)計方法，發(fā)展到基于IP復(fù)用的設(shè)計方法，并在SOC設(shè)計中得到了廣泛應(yīng)用。在基于IP復(fù)用的SoC設(shè)計中，片上總線
2017-11-30 09:56:51902 
（即吞吐量、噪聲抗擾度及設(shè)計復(fù)雜性）選擇相應(yīng)類型的ADC。 SoC設(shè)計人員不需要了解集成到SoC中的任何IP的復(fù)雜深層設(shè)計。因此，如果將ADC視為一個黑盒，即使從SoC設(shè)計人員的角度來看，在SoC層面仍有許多因素會決定ADC的性能質(zhì)量。我們必須格
2017-12-01 10:59:220 一個IP子系統(tǒng)將多種經(jīng)驗證的IP模塊單元和完整的軟件解決方案整合到一個集成化設(shè)計之中，以完成一種諸如音頻、視頻及圖像這樣的系統(tǒng)級功能。IP子系統(tǒng)包含交互作用的硬件和軟件，它們經(jīng)過充分地優(yōu)化、測試及驗證來實現(xiàn)這種系統(tǒng)級功能。
2018-04-28 10:20:00837 在片上系統(tǒng)的設(shè)計與實現(xiàn)中，驗證這一環(huán)節(jié)日益重要，整個過程中花在驗證的時間比重越來越大，主要原因在于隨著SOC 芯片復(fù)雜度的提高，驗證的規(guī)模也成指數(shù)級的增加。系統(tǒng)芯片的時代已經(jīng)到來，在RTL級硬件
2018-06-01 07:18:001367 在我們之前的博客中，我們提到驗證NoC系統(tǒng)遠(yuǎn)遠(yuǎn)超出了事務(wù)路由檢查。我們能夠在SoC級別的復(fù)雜互連驗證期間捕獲各種問題，其中NoC具有20多個總線主控器，80多個總線從器件，以及具有不同總線協(xié)議的多個
2019-08-12 11:22:542299 
用于便攜式IP核的WISHBONE1片上系統(tǒng)（SoC）互連結(jié)構(gòu)是一種靈活的設(shè)計方法，可用于半導(dǎo)體IP核。其目的是通過緩解片上系統(tǒng)集成問題來促進(jìn)設(shè)計重用。這是通過在IP核之間創(chuàng)建一個公共接口來實現(xiàn)的。這提高了系統(tǒng)的可移植性和可靠性，并縮短了最終用戶的上市時間。
2021-01-19 15:23:5921 SoC設(shè)計中的驗證技術(shù)有哪些。
2021-03-29 10:37:3012 High-Speed Ethernet Controller IP 系列和集成子系統(tǒng)解決方案擴展了 Cadence 的以太網(wǎng) IP 組合，支持 Cadence 的智能系統(tǒng)設(shè)計? （Intelligent System Design?） 戰(zhàn)略，旨在實現(xiàn) SoC 的卓越設(shè)計。
2022-04-13 15:28:461209 擁有如此多的利益相關(guān)者和優(yōu)先事項正在推動迫切需要一種更好的方法來完成 SoC 驗證。軟件定義的驗證和驗證環(huán)境和方法將使工程團隊能夠交付復(fù)雜的 SoC，滿足上市時間，提供更徹底的檢查，并降低風(fēng)險和成本。
2022-06-02 10:00:021034 基于 HDL 的軟件仿真很可能仍然是首選的驗證引擎，尤其是在驗證過程的早期階段（例如，在 IP 和子系統(tǒng)級別），因為它代表了一種經(jīng)濟、易于使用且快速上手的方法- 設(shè)置 EDA 工具。
2022-07-05 09:22:162676 
片上系統(tǒng) (SoC) 集成支持半導(dǎo)體行業(yè)的成功，以繼續(xù)實現(xiàn)其更好、更小和更快芯片的目標(biāo)。多種工具用于電子系統(tǒng)的設(shè)計和驗證。驗證是最重要的方面之一，因為它證明了設(shè)計的功能正確性。使用 FPGA 來驗證 SoC 設(shè)計是一種強大的工具，并且正在成為半導(dǎo)體設(shè)計中非常重要的一部分。
2022-07-26 10:07:55769 電子發(fā)燒友網(wǎng)站提供《適用于NFC(近場通信)和驗證的子系統(tǒng)設(shè)計.zip》資料免費下載
2022-09-07 17:13:180 FPGA原型驗證系統(tǒng)要盡可能多的復(fù)用SoC相關(guān)的模塊，這樣才是復(fù)刻SoC原型的意義所在。
2023-05-23 16:50:34381 
如果沒有經(jīng)過深思熟慮的驗證環(huán)境，驗證團隊會浪費大量時間在 SoC 級別重新創(chuàng)建驗證環(huán)境以實現(xiàn)芯片級驗證，因為他們不考慮重用最初開發(fā)的環(huán)境來驗證其塊級 IP。即使跨相同的抽象級別，也無法重用相同的驗證IP和環(huán)境來支持仿真和仿真，也會導(dǎo)致延遲，并消耗不必要的工程資源。
2023-05-29 10:13:16335 
從這張圖片中，我清楚地看到不同口味的多個AMBA組件的優(yōu)勢（AXI3 / 4，ACE，AHB，APB）。因此，即使我們有所有不同的 VIP 來代表這些 .不同的口味，就完成完整子系統(tǒng)的驗證而言，這并不是一個灌籃。將所有這些組件拼接在一起并提出這樣一個驗證環(huán)境本身就是一個巨大的挑戰(zhàn)。
2023-05-29 10:35:20365 
思爾芯(S2C)近日宣布，公司的系統(tǒng)級驗證原型驗證解決方案獲得了較為全面的正向市場反饋，成功協(xié)助多家設(shè)計企業(yè)完成低功耗藍(lán)牙音頻(BLE Audio)領(lǐng)域的IP/藍(lán)牙SoC定制方案設(shè)計。
2023-05-30 15:52:52402 模數(shù) （ADC） 和數(shù)模 （DAC） 轉(zhuǎn)換器 IP 正在成為射頻片上系統(tǒng) （SoC） 的主要產(chǎn)品，它正在重塑無線設(shè)計格局。這些經(jīng)過硅驗證的 IP 核擁有嚴(yán)格的測試和驗證，并具有高動態(tài)范圍，可捕獲各種信號幅度。
2023-09-29 06:27:00763 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論