唱響2013，20nm FPGA背后蘊(yùn)藏的巨大能量 - 全文

　　就在大家為28nm的FPGA器件2012年開始全面量產(chǎn)而振臂歡呼的時(shí)候，兩大FPGA巨頭又開始在力推其20nm的FPGA器件了。那么，20nm能讓我們超越什么？對(duì)于像賽靈思（Xilinx）這樣剛剛在28nm上花了巨資量產(chǎn)的公司，為什么又要去追20nm呢？

　　“業(yè)界對(duì)于應(yīng)用的追求是無(wú)止境的。”賽靈思全球高級(jí)副總裁湯立人說(shuō)道，“雖然28nm已能很好滿足現(xiàn)今的需求，我們的Kintex-7上個(gè)季度發(fā)布超過(guò) 20M，并且All programmable的Zynq獲得的Design機(jī)會(huì)目前已與FPGA相當(dāng)，但是新的應(yīng)用又在召喚我們前行，所以我們2013年會(huì)推出新一代的基于 20nm工藝的FPGA、All programmable SoC和3D IC等，與今天基于28nm的產(chǎn)品相比，又有了更進(jìn)一步的提升?！?/p>

　　湯立人強(qiáng)調(diào)，同其他廠商比，Xilinx的優(yōu)勢(shì)在于，包括3D IC和All programmable SoC等技術(shù)，他們已在28nm上實(shí)現(xiàn)突破，并且已在批量出貨了，“這使得我們?cè)?0nm時(shí)可以推出第二代性能更強(qiáng)、功耗更低的產(chǎn)品，這個(gè)非常重要，很多難題我們?cè)?8nm時(shí)解決，而不是留到20nm時(shí)才開始學(xué)習(xí)?！彼忉專貏e是3D IC這一最新的技術(shù)，它需要產(chǎn)業(yè)鏈的高度配合，包括晶圓廠、封裝廠以及半導(dǎo)體設(shè)備廠商全部要一起協(xié)作來(lái)完成這一3D封裝的高科技工藝。Xilinx在 28nm時(shí)不僅實(shí)現(xiàn)了同構(gòu)架構(gòu)的3D IC量產(chǎn)，還實(shí)現(xiàn)了異構(gòu)3D IC的量產(chǎn)——Virtex-7 H580T，在無(wú)源硅中介層上將專用的28G收發(fā)器芯片與兩個(gè)FPGA芯片并行放置。這樣一來(lái)，賽靈思推出的器件就能提供8個(gè)28-Gbps收發(fā)器、48 個(gè)13.1-Gbps收發(fā)器和580k邏輯單元。對(duì)于基于 CFP2 光學(xué)模塊的 2×100G 光學(xué)傳輸線路卡等應(yīng)用而言，Virtex-7 H580T 不僅可將材料清單成本銳減五分之一，還能相對(duì)于上一代實(shí)現(xiàn)方案而言顯著減少板級(jí)空間。

　　圖1：業(yè)界對(duì)于應(yīng)用的追求是無(wú)止境的，下一代產(chǎn)品將滿足未來(lái)眾多創(chuàng)新應(yīng)用。

　　湯立人解釋，正在研究的20nm產(chǎn)品是為了滿足如下最新的需求：1） 智能Nx100G-400G有線網(wǎng)絡(luò)；2） LTE高級(jí)無(wú)線基站部署智能自適應(yīng)天線、認(rèn)知無(wú)線電技術(shù)、基帶和回程設(shè)備；3） 高吞吐量、低功耗的數(shù)據(jù)中心存儲(chǔ)、智能網(wǎng)絡(luò)和高度集成的低時(shí)延應(yīng)用加速；4） 圖像/視頻處理以及面向新一代顯示、專業(yè)攝像機(jī)、工廠自動(dòng)化、高級(jí)汽車駕駛員輔助和監(jiān)視系統(tǒng)的嵌入式視覺(jué)；5） 面向幾乎所有可以想象到的應(yīng)用的尖端連接技術(shù)。

　　20nm帶給我們什么樣的科技進(jìn)步？“從賽靈思來(lái)說(shuō)，進(jìn)入20nm， 并不是傳統(tǒng)的FPGA簡(jiǎn)單地遷移到下一個(gè)節(jié)點(diǎn)?！睖⑷颂貏e強(qiáng)調(diào)。

　　圖2：因?yàn)橛辛?8nm這個(gè)重要節(jié)點(diǎn)的突破與積累，20nm的3DIC等產(chǎn)品將具有更高集成度和性能。

　　在20nm，賽靈思目前正在開發(fā)其第二代SoC和3D IC技術(shù)，以及下一代的FPGA技術(shù)?！拔覀兊念I(lǐng)先優(yōu)勢(shì)包括FPGA性能/瓦的突破，與客戶一起更好微調(diào)的更成熟的SoC和3D IC技術(shù)，與其下一代Vivado設(shè)計(jì)套件‘協(xié)同優(yōu)化’的器件?！彼Q。賽靈思在系統(tǒng)中重新定義了高性能收發(fā)器的設(shè)計(jì)和優(yōu)化。 這讓賽靈思能夠更有效地把20nm的附加價(jià)值引入領(lǐng)先的和業(yè)經(jīng)證明的28nm技術(shù)之中， 讓客戶的創(chuàng)新繼續(xù)保持領(lǐng)先一代。主要的技術(shù)突破來(lái)自以下幾個(gè)方面：

　　一、從28nm到20nm FPGA進(jìn)一步優(yōu)化性能/瓦：將系統(tǒng)級(jí)性能提升2倍，內(nèi)存帶寬擴(kuò)大2倍，總功耗降低50%，邏輯功能集成和關(guān)鍵系統(tǒng)建模加速1.5倍多。設(shè)計(jì)人員在高性能應(yīng)用中，可以用到更高的速度架構(gòu)及第二代專為系統(tǒng)而優(yōu)化的收發(fā)器。而LTE無(wú)線、DSP和圖像/視頻應(yīng)用的開發(fā)人員，可以利用其更快的DSP， BRAM和DDR4內(nèi)存接口。所有應(yīng)用都將受益于賽靈思的下一代路由體系結(jié)構(gòu)， 可以輕松地?cái)U(kuò)展超過(guò)90％的資源利用率，實(shí)現(xiàn)更高的結(jié)果質(zhì)量及更快的設(shè)計(jì)收斂。

　　二、第一代到第二代All Programmable SoC：賽靈思的28nm Zynq-7000 All Programmable SoC是行業(yè)第一個(gè)硬件、軟件和I/O均可編程的器件。為在20nm繼續(xù)居于領(lǐng)先一代的地位，賽靈思將借助一個(gè)新的異構(gòu)處理系統(tǒng)，有效地提供更高的系統(tǒng)性能。 這個(gè)嵌入式系統(tǒng)將被用超過(guò)2倍的互連帶寬耦合到下一代FPGA架構(gòu)中。在芯片上的模擬混合信號(hào)性能將翻一番，同時(shí)可編程I/O將隨著下一代DDR4和 PCI Express接口而升級(jí)。這種新級(jí)別的嵌入式處理性能和I/O帶寬被賦予SoC級(jí)的功耗和安全管理。第二代All Programmable SoC將實(shí)現(xiàn)最高水平的可編程系統(tǒng)集成，并滿足最嚴(yán)格的的系統(tǒng)級(jí)規(guī)格。

　　圖3：第二代3D IC專為更高性能、功耗和集成度而采用了異構(gòu)設(shè)計(jì)。

　　三、從第一代到第二代All Programmable 3D IC：和一個(gè)純粹的單芯片解決方案所可能達(dá)到的結(jié)果相比，賽靈思28nm同構(gòu)和異構(gòu)Virtex 3D IC把設(shè)計(jì)容量、系統(tǒng)級(jí)性能和系統(tǒng)集成的水平均整整翻了一番，提供了領(lǐng)先一代的價(jià)值優(yōu)勢(shì)。通過(guò)賽靈思堆疊硅片互連技術(shù)（SSIT）中的硅中介層，賽靈思 FPGA和收發(fā)器混合信號(hào)裸片和超過(guò)10，000個(gè)可編程互連集成在一起。

　　為在20nm繼續(xù)領(lǐng)先一代，賽靈思將利用一個(gè)兩級(jí)接口擴(kuò)大其3D IC的架構(gòu)，讓同構(gòu)和異構(gòu)裸片的集成均能基于開放的行業(yè)標(biāo)準(zhǔn)實(shí)現(xiàn)。從而把邏輯容量擴(kuò)展1.5倍或增加30-40M ASIC等效門的設(shè)計(jì)。此外，這些器件將擁有4倍的收發(fā)器帶寬，利用> 33GB/s的收發(fā)器（最終到56GB/s）。此外，DDR4高性能存儲(chǔ)器接口，以及具有更寬更高帶寬、更低功耗的集成的存儲(chǔ)裸片，將實(shí)現(xiàn)更高性能的應(yīng)用。

　　四、針對(duì)結(jié)果質(zhì)量和生產(chǎn)力從優(yōu)化發(fā)展到“協(xié)同優(yōu)化”：過(guò)去4年中，賽靈思從頭全新開發(fā)了一個(gè)下一代的設(shè)計(jì)環(huán)境與工具套件 —Vivado。如果沒(méi)有這樣的設(shè)計(jì)套件，賽靈思公司的3D IC技術(shù)就不能得到有效的利用。對(duì)于FPGA和SoC，新的設(shè)計(jì)套件進(jìn)一步把設(shè)計(jì)的結(jié)果質(zhì)量（QOR）提升了高達(dá)3個(gè)速度等級(jí)，削減動(dòng)態(tài)功耗高達(dá)50％，布線能力和資源利用率提升20％多，并加快實(shí)現(xiàn)速度高達(dá)4倍。

　　目前，賽靈思利用下一代Vivado 設(shè)計(jì)套件，進(jìn)一步“協(xié)同優(yōu)化”其20nm芯片器件。通過(guò)構(gòu)建和優(yōu)化工具，器件和IP相結(jié)合，設(shè)計(jì)人員可以最大化地釋放芯片的價(jià)值，同時(shí)縮短他們的設(shè)計(jì)和實(shí)現(xiàn)過(guò)程。因此，這些新一代20nm的FPGA中，第二代All Programmable SoC和第二代3D IC技術(shù)將可以提供領(lǐng)先一個(gè)節(jié)點(diǎn)的性能優(yōu)勢(shì)，大幅降低功耗，提供業(yè)界最高水平的可編程系統(tǒng)集成，并進(jìn)一步加速集成和實(shí)現(xiàn)的速度。

　　半導(dǎo)體行業(yè)的領(lǐng)導(dǎo)者正在逐步發(fā)現(xiàn)20nm的價(jià)值，而且一些設(shè)計(jì)已經(jīng)正在進(jìn)行中。不過(guò)，有一點(diǎn)要提的是，一些主流晶圓代工廠商在進(jìn)入20nm時(shí)不會(huì)再同時(shí)研發(fā)幾個(gè)工藝，因?yàn)橥度雽?shí)在巨大，可能到20nm時(shí)，比如TSMC等只會(huì)專注于開發(fā)HPL工藝了。