完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個 瀏覽:26452次 帖子:90個
怎樣使用Verilator進(jìn)行Verilog Lint呢?
FPGA設(shè)計(jì)是無情的,所以我們需要利用能獲得的任何軟件進(jìn)行檢查
2023-09-20 標(biāo)簽:FPGA設(shè)計(jì)仿真器SDL 1663 0
ASIC和FPGA到底選哪個好?兩者的流程有什么區(qū)別?
ASIC (Application Specific Integrated Circuit),即專用集成電路,是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)...
2023-09-02 標(biāo)簽:FPGA設(shè)計(jì)存儲器ASIC芯片 1628 0
按鍵作為一種機(jī)械開關(guān),在進(jìn)行按鍵操作時(shí),機(jī)械接觸點(diǎn)的彈性及電壓突變等原因,在機(jī)械開關(guān)合閉的時(shí)候會出現(xiàn)電壓抖動,因此在實(shí)際的應(yīng)用當(dāng)中需要做一定的處理。
2023-04-27 標(biāo)簽:FPGA設(shè)計(jì)觸發(fā)器FPGA芯片 1624 0
異步復(fù)位異步釋放會有什么問題?FPGA異步復(fù)位為什么要同步釋放呢?
一般來說,復(fù)位信號有效后會保持比較長一段時(shí)間,確保 register 被復(fù)位完成。但是復(fù)位信號釋放時(shí),因?yàn)槠浜蜁r(shí)鐘是異步的關(guān)系,我們不知道它會在什么時(shí)刻被釋放。
2024-01-24 標(biāo)簽:FPGA設(shè)計(jì)狀態(tài)機(jī)FDR 1612 0
什么是同步有限狀態(tài)機(jī)?為什么要用狀態(tài)機(jī)?怎么表示狀態(tài)機(jī)?
同步:所有的狀態(tài)跳轉(zhuǎn)都是在時(shí)鐘的作用下進(jìn)行
2023-07-17 標(biāo)簽:FPGA設(shè)計(jì)有限狀態(tài)機(jī)狀態(tài)機(jī) 1603 0
FPGA設(shè)計(jì)心得之Aurora IP核例子簡析與仿真
FLow Control 暫時(shí)選擇為None。(有必要后面專門研究,暫時(shí)最主要的還是弄懂用戶接口信號的用法?。?/p>
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)移位寄存器狀態(tài)機(jī) 1602 0
詳細(xì)討論SERDES用到的各種關(guān)鍵技術(shù)
隨著大數(shù)據(jù)的興起以及信息技術(shù)的快速發(fā)展,數(shù)據(jù)傳輸對總線帶寬的要求越來越高,并行傳輸技術(shù)的發(fā)展受到了時(shí)序同步困難、信號偏移嚴(yán)重,抗干擾能力弱以及設(shè)計(jì)復(fù)雜度...
2023-05-10 標(biāo)簽:收發(fā)器濾波器FPGA設(shè)計(jì) 1592 0
LWIP 是使用裸機(jī)設(shè)計(jì)以太網(wǎng)的良好起點(diǎn),在此基礎(chǔ)上我們可以輕松調(diào)整軟件應(yīng)用程序以提供更詳細(xì)的應(yīng)用程序。LWIP Echo 服務(wù)器的使用首先使我們能夠確...
2023-09-08 標(biāo)簽:fpgaFPGA設(shè)計(jì)以太網(wǎng) 1581 0
FPGA是一種可編程芯片,因此FPGA的設(shè)計(jì)方法包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件包括FPGA芯片電路、存儲器、輸入輸出接口電路等器件。軟件是對應(yīng)的VH...
2023-07-03 標(biāo)簽:fpgaFPGA設(shè)計(jì)可編程芯片 1579 0
速度-面積互換原則是貫穿FPGA設(shè)計(jì)的重要原則:速度是指工程穩(wěn)定運(yùn)行所能達(dá)到的最高時(shí)鐘頻率,通常決定了FPGA內(nèi)部寄存器的運(yùn)行時(shí)序;面積是指工程運(yùn)行所消...
2023-06-09 標(biāo)簽:fpgaFPGA設(shè)計(jì)寄存器 1575 0
簡易AM信號調(diào)制的FPGA實(shí)現(xiàn)過程簡單講解
首先,為什么是AM信號的調(diào)制過程,是因?yàn)樵诙虝r(shí)間情況下,AM信號的實(shí)現(xiàn)相對簡單,而且上述提到的幾個模塊都可以得到使用和驗(yàn)證。
2023-06-06 標(biāo)簽:AGCFPGA設(shè)計(jì)ROM 1575 0
在模塊化設(shè)計(jì)過程中編寫testbench并仿真的方法介紹
?在開始設(shè)計(jì)前,根據(jù)設(shè)計(jì)劃分好各功能模塊(為了敘述方便,這里以對“FPGA數(shù)字信號處理(十三)鎖相環(huán)位同步技術(shù)的實(shí)現(xiàn)”中設(shè)計(jì)的系統(tǒng)仿真為例)。
2023-09-04 標(biāo)簽:鎖相環(huán)FPGA設(shè)計(jì)仿真器 1569 0
利用硬件輔助工具加速芯片前端設(shè)計(jì)的功能性驗(yàn)證階段
軟件仿真(Simulation),F(xiàn)PGA原型驗(yàn)證(FPGA Based Prototyping)和硬件仿真加速(Emulation)這三種有效的功能驗(yàn)...
2022-10-10 標(biāo)簽:FPGA設(shè)計(jì)RTLAHB總線 1566 0
基于FPGA的AES256光纖加密設(shè)計(jì)案例實(shí)現(xiàn)
近年來,信息安全應(yīng)用于生活中的各個領(lǐng)域.在光通信系統(tǒng)中,往往對速率有著較高的追求。其中對光模塊,光纖通信中的傳輸算法,傳輸?shù)哪J揭约肮獠ǘ芜x取有密切關(guān)聯(lián)。
2024-05-10 標(biāo)簽:FPGA收發(fā)器FPGA設(shè)計(jì) 1564 0
增量實(shí)現(xiàn)由兩個流程構(gòu)成:原始流程和增量流程,如圖所示。其中,原始流程提供網(wǎng)表。
2022-10-10 標(biāo)簽:FPGA設(shè)計(jì)RAMDCP 1561 0
Vivado在FPGA設(shè)計(jì)中的優(yōu)勢
Xilinx的新一代設(shè)計(jì)套件Vivado相比上一代產(chǎn)品ISE,在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對初學(xué)者來說,新的約束語言X...
2022-09-19 標(biāo)簽:fpgaFPGA設(shè)計(jì)EDA工具 1549 0
FIFO IP核報(bào)Memory Collision Error on RAMB36E1解決方案
以前很少用到仿真,這次在仿真的過程中,遇到了某個警告,于是轉(zhuǎn)過頭又去研究了FIFO中的Safety Circuit的作用。
2023-06-19 標(biāo)簽:FPGA設(shè)計(jì)RAMFIFO存儲 1525 0
針對傳統(tǒng)磁通門信號處理電路中模擬元件的缺點(diǎn),設(shè)計(jì)一種基于現(xiàn)場可編程門陣列(FPGA)的數(shù)字磁通門系統(tǒng)。
2018-12-19 標(biāo)簽:fpgaFPGA設(shè)計(jì) 1522 0
怎么使用MATLAB進(jìn)行O-RAN小基站建模和仿真?
開放式無線接入網(wǎng)(Open Radio Access Network,簡稱 O-RAN)是一種無線接入網(wǎng) (RAN)。
2023-06-14 標(biāo)簽:matlabFPGA設(shè)計(jì)PHY 1520 0
在數(shù)字電路中,跨時(shí)鐘域處理是個很龐大的問題,因此將會作為一個專題來陸續(xù)分享。今天先來從處理單bit跨時(shí)鐘域信號同步問題來入手。
2023-06-27 標(biāo)簽:FPGA設(shè)計(jì)IC設(shè)計(jì)仿真器 1498 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |