標(biāo)簽　>　fpga設(shè)計(jì)

fpga設(shè)計(jì)

+關(guān)注9人關(guān)注

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。

文章：348個(gè) 瀏覽：26452次帖子：90個(gè)

全部技術(shù) 資訊資料帖子視頻產(chǎn)品方案企業(yè)

fpga設(shè)計(jì)技術(shù)

認(rèn)識(shí)以太網(wǎng)幀的整個(gè)結(jié)構(gòu)

當(dāng)你需要使用千兆網(wǎng)發(fā)送數(shù)據(jù)的時(shí)候，你需要先傳輸8字節(jié)的前導(dǎo)碼，也就是7個(gè)字節(jié)的0xAA和1個(gè)字節(jié)的0xAB

2023-06-19 標(biāo)簽：FPGA設(shè)計(jì)以太網(wǎng)Mac 1487 0

FPGA設(shè)計(jì)衍生時(shí)鐘約束和時(shí)鐘分組約束設(shè)置

FPGA設(shè)計(jì)中，時(shí)序約束對(duì)于電路性能和可靠性非常重要。

2023-06-26 標(biāo)簽：FPGA設(shè)計(jì)時(shí)序約束 Vivado 1485 0

降低時(shí)序報(bào)告中邏輯延遲的方法

在FPGA邏輯電路設(shè)計(jì)中，F(xiàn)PGA設(shè)計(jì)能達(dá)到的最高性能往往由以下因素決定。

2023-09-26 標(biāo)簽：fpga 邏輯電路 FPGA設(shè)計(jì) 1478 0

ChatGPT能否幫助FPGA設(shè)計(jì)彌補(bǔ)能力的缺失呢？

科技即生產(chǎn)力，最近，OpenAI 發(fā)布了 ChatGPT，在各大論壇和許多網(wǎng)站上受到了廣泛關(guān)注，ChatGPT是由 OpenAI 提出的大型預(yù)訓(xùn)練語(yǔ)言模...

2023-03-25 標(biāo)簽：FPGA設(shè)計(jì)HDL OpenAI 1468 0

介紹一種ISE聯(lián)合仿真轉(zhuǎn)換為Moldelsim單獨(dú)仿真的方法

找到仿真頂層的tb文件，cut_through_top_tb。

2023-01-29 標(biāo)簽：FPGA設(shè)計(jì)asic ModelSim 1452 0

FPGA實(shí)現(xiàn)OFDM（2）-OFDM通信的整體框圖

介紹除了OFDM外，一個(gè)完整通信鏈路中所需的其他環(huán)節(jié)，給出發(fā)射機(jī)鏈路和接收機(jī)鏈路的整體框圖，最后結(jié)合802.11a介紹相關(guān)技術(shù)指標(biāo)。

2023-06-27 標(biāo)簽：FPGA設(shè)計(jì)移位寄存器 OFDM技術(shù) 1447 0

如何用ISE工具提高效率

Situation: 在對(duì)FPGA 設(shè)計(jì)進(jìn)行最初步的系統(tǒng)規(guī)劃的時(shí)候，需要進(jìn)行模塊劃分，模塊接口定義等工作。

2022-09-23 標(biāo)簽：FPGA設(shè)計(jì)接口 HDL 1426 0

FPGA設(shè)計(jì)中的反饋路徑可以怎么優(yōu)化呢？

在FPGA設(shè)計(jì)中，我們可能會(huì)碰到這樣的路徑，如下圖所示。圖中兩個(gè)輸入數(shù)據(jù)為64位，寄存一拍后給到二選一MUX的數(shù)據(jù)輸入端

2023-03-24 標(biāo)簽：FPGA設(shè)計(jì)寄存器 Verilog 1418 0

FPGA設(shè)計(jì)中的模塊化設(shè)計(jì)

模塊化設(shè)計(jì)是FPGA設(shè)計(jì)中一個(gè)很重要的技巧，它能夠使一個(gè)大型設(shè)計(jì)的分工協(xié)作、仿真測(cè)試更加容易，代碼維護(hù)或升級(jí)也更加便利。

2023-10-07 標(biāo)簽：FPGA設(shè)計(jì)CLK 1405 0

Xilinx的高質(zhì)量時(shí)鐘輸出ODDR原語(yǔ)

在SDR接口中，ODDR轉(zhuǎn)發(fā)時(shí)鐘（仍在時(shí)鐘樹內(nèi)），輸出端要直連到輸出port，不可加邏輯，連接方式：輸出時(shí)鐘連接ODDR的C引腳，D1固定值1&apos...

2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)SDR RTL 1402 0

FSBL的數(shù)據(jù)段和代碼段如何連接？

搞懂?dāng)?shù)據(jù)段和代碼段是如何被鏈接成一個(gè)二進(jìn)制文件的，這應(yīng)該是每一個(gè)ARM程序員必須搞清楚的一個(gè)事情。

2023-07-06 標(biāo)簽：arm FPGA設(shè)計(jì)存儲(chǔ)器 1394 0

FPGA定點(diǎn)數(shù)截位的基本準(zhǔn)則

FPGA內(nèi)部表示正負(fù)數(shù)，小數(shù)的規(guī)則。兩者相比之下，定點(diǎn)數(shù)實(shí)現(xiàn)簡(jiǎn)單，表達(dá)更為直觀，所以在很多時(shí)候FPGA通常使用定點(diǎn)數(shù)表示小數(shù)。

2023-06-19 標(biāo)簽：fpga FPGA設(shè)計(jì)計(jì)算機(jī) 1375 0

FPGA設(shè)計(jì)技巧—多時(shí)鐘域和異步信號(hào)處理解決方案

有一個(gè)有趣的現(xiàn)象，眾多數(shù)字設(shè)計(jì)特別是與FPGA設(shè)計(jì)相關(guān)的教科書都特別強(qiáng)調(diào)整個(gè)設(shè)計(jì)最好采用唯一的時(shí)鐘域。

2023-12-22 標(biāo)簽：FPGA設(shè)計(jì)信號(hào)處理同步器 1369 0

速度面積互換設(shè)計(jì)原則簡(jiǎn)析

速度和面積一直都是FPGA設(shè)計(jì)中非常重要的兩個(gè)指標(biāo)。所謂速度，是指整個(gè)工程穩(wěn)定運(yùn)行所能夠達(dá)到的最高時(shí)鐘頻率，它不僅和FPGA內(nèi)部各個(gè)寄存器的建立時(shí)間余量

2023-04-10 標(biāo)簽：FPGA設(shè)計(jì)存儲(chǔ)器時(shí)鐘 1359 0

MicroBlaze串口設(shè)計(jì)

本系統(tǒng)中，Basys3的MicroBlaze模塊調(diào)用基于AXI協(xié)議的UART IP核，通過AXI總線實(shí)現(xiàn)MicroBlaze-UART之間的通信，完成串口打印。

2023-08-02 標(biāo)簽：FPGA設(shè)計(jì)連接器 RTL 1347 0

CPLD與FPGA之間的區(qū)別在哪呢？

CPLD和FPGA都是由邏輯陣列模塊構(gòu)成的，但是CPLD的LAB基于乘積和宏單元，而FPGA的LAB使用基于LUT的邏輯單元。

2023-06-28 標(biāo)簽：FPGA設(shè)計(jì)D觸發(fā)器 LUT 1336 0

講解幾點(diǎn)關(guān)于FIFO IP核使用時(shí)的注意事項(xiàng)

FIFO？還是FIFO IP核？這也需要寫總結(jié)嗎？太容易了吧。如果我是一個(gè)正在處于面試找工作中的年輕人，肯定關(guān)注的是如何手撕FIFO，這也是當(dāng)時(shí)校招時(shí)候...

2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)寄存器 RAM 1327 0

FPGA設(shè)計(jì)流程

FPGA的設(shè)計(jì)流程主要包括HDL代碼編寫、RTL綜合、布局布線、靜態(tài)時(shí)序分析、生成下載文件。下面將逐一介紹各部分。下面是FPGA設(shè)計(jì)的流程圖。

2023-07-04 標(biāo)簽：fpga FPGA設(shè)計(jì)HDL 1324 0

FPGA浮點(diǎn)數(shù)表示及計(jì)算機(jī)數(shù)值表示規(guī)則

定點(diǎn)數(shù)硬件實(shí)現(xiàn)簡(jiǎn)單，但表示的范圍有限，且部分的小數(shù)運(yùn)算IP核只支持浮點(diǎn)數(shù)運(yùn)算，因此這里還需要提到浮點(diǎn)數(shù)的相關(guān)內(nèi)容。

2023-06-16 標(biāo)簽：轉(zhuǎn)換器 FPGA設(shè)計(jì)計(jì)算機(jī) 1316 0

握手機(jī)制、通道依賴性及AXI-Lite握手實(shí)例

AXI4：高性能內(nèi)存映射需求（如讀寫DDR、使用BRAM控制器讀寫B(tài)RAM等），為了區(qū)別，有時(shí)候也叫這個(gè)為 AXI4-Full；

2023-06-25 標(biāo)簽：FPGA設(shè)計(jì)接收機(jī)BRAM 1300 0

1... 上一頁(yè) 5 6 789 10 11 下一頁(yè) 14

相關(guān)話題

換一批

Protues

Protues

+關(guān)注

Proteus軟件是英國(guó)Lab Center Electronics公司出版的EDA工具軟件（該軟件中國(guó)總代理為廣州風(fēng)標(biāo)電子技術(shù)有限公司）。它不僅具有其它EDA工具軟件的仿真功能，還能仿真單片機(jī)及外圍器件。
靜電防護(hù)

靜電防護(hù)

+關(guān)注

為防止靜電積累所引起的人身電擊、火災(zāi)和爆炸、電子器件失效和損壞，以及對(duì)生產(chǎn)的不良影響而采取的防范措施。其防范原則主要是抑制靜電的產(chǎn)生，加速靜電泄漏，進(jìn)行靜電中和等。
Altium Designer

Altium Designer

+關(guān)注
FPGA芯片

FPGA芯片

+關(guān)注

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
ArduBlock

ArduBlock

+關(guān)注

ArduBlock軟件是Arduino官方編程環(huán)境的第三方軟件，目前必須依附于Arduino軟件下運(yùn)行，區(qū)別于Arduino文本式編程環(huán)境，ArduBlock是以圖形化積木搭建的方式編程的，這樣的方式會(huì)使編程的可視化和交互性加強(qiáng)，編程門檻降低，即使沒有編程經(jīng)驗(yàn)的人也可以嘗試給Arduino控制器編寫程序。
AD10

AD10

+關(guān)注
識(shí)別

識(shí)別

+關(guān)注
FPGA開發(fā)板

FPGA開發(fā)板

+關(guān)注

FPGA開發(fā)板在基于MCU、定制ASIC和體積龐大的電線束來實(shí)現(xiàn)引擎及控制電子的系統(tǒng)方案已發(fā)展至接近其技術(shù)和應(yīng)用極限，汽車工業(yè)正面臨新的設(shè)計(jì)挑戰(zhàn)。過去汽車電子產(chǎn)品的開發(fā)周期是漫長(zhǎng)的，而許多汽車制造商現(xiàn)正致力于在更短的時(shí)間內(nèi)，裝備消費(fèi)者所需的新一代汽車。
PCB封裝

PCB封裝

+關(guān)注

pcb封裝就是把實(shí)際的電子元器件，芯片等的各種參數(shù)（比如元器件的大小，長(zhǎng)寬，直插，貼片，焊盤的大小，管腳的長(zhǎng)寬，管腳的間距等）用圖形方式表現(xiàn)出來，以便可以在畫pcb圖時(shí)進(jìn)行調(diào)用。
QUARTUS II

QUARTUS II

+關(guān)注

Quartus II 是Altera公司推出的綜合性CPLD/FPGA開發(fā)軟件，軟件支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。
PCB封裝庫(kù)

PCB封裝庫(kù)

+關(guān)注
語(yǔ)音交互

語(yǔ)音交互

+關(guān)注
AD09

AD09

+關(guān)注
PDN

PDN

+關(guān)注
QuickPcb

QuickPcb

+關(guān)注
Artix-7

Artix-7

+關(guān)注

　　Artix-7 系列：相對(duì)于 Spartan-6 系列而言，Artix-7 系列功耗降低了一半，成本降低了 35%，采用小型化封裝、統(tǒng)一的 Virtex 系列架構(gòu)，能滿足低成本大批量市場(chǎng)的性能要求，這也正是此前 ASSP、ASIC 和低成本 FPGA 所針對(duì)的市場(chǎng)領(lǐng)域。
VHDL代碼

VHDL代碼

+關(guān)注
Protel 99 se

Protel 99 se

+關(guān)注
powerlink

powerlink

+關(guān)注
candence

candence

+關(guān)注
面包板

面包板

+關(guān)注

面包板是由于板子上有很多小插孔，專為電子電路的無焊接實(shí)驗(yàn)設(shè)計(jì)制造的。由于各種電子元器件可根據(jù)需要隨意插入或拔出，免去了焊接，節(jié)省了電路的組裝時(shí)間，而且元件可以重復(fù)使用，所以非常適合電子電路的組裝、調(diào)試和訓(xùn)練。
特性阻抗

特性阻抗

+關(guān)注

特性阻抗又稱特征阻抗，它不是直流電阻，屬于長(zhǎng)線傳輸中的概念。特性阻抗是射頻傳輸線影響無線電波電壓、電流的幅值和相位變化的固有特性，等于各處的電壓與電流的比值，用V/I表示。在射頻電路中，電阻、電容、電感都會(huì)阻礙交變電流的流動(dòng)，合稱阻抗。電阻是吸收電磁能量的，理想電容和電感不消耗電磁能量。
AXI

AXI

+關(guān)注

AXI是一種總線協(xié)議，該協(xié)議是ARM公司提出的AMBA3.0協(xié)議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。它的地址/控制和數(shù)據(jù)相位是分離的，支持不對(duì)齊的數(shù)據(jù)傳輸，同時(shí)在突發(fā)傳輸中，只需要首地址，同時(shí)分離的讀寫數(shù)據(jù)通道、并支持Outstanding傳輸訪問和亂序訪問，并更加容易進(jìn)行時(shí)序收斂。AXI是AMBA中一個(gè)新的高性能協(xié)議。
驅(qū)動(dòng)電流

驅(qū)動(dòng)電流

+關(guān)注
時(shí)鐘源

時(shí)鐘源

+關(guān)注

時(shí)鐘源用來為環(huán)形脈沖發(fā)生器提供頻率穩(wěn)定且電平匹配的方波時(shí)鐘脈沖信號(hào)。它通常由石英晶體振蕩器和與非門組成的正反饋振蕩電路組成，其輸出送至環(huán)形脈沖發(fā)生器。
FPGA教程

FPGA教程

+關(guān)注
Kintex-7

Kintex-7

+關(guān)注

　　Kintex-7系列：Kintex-7 系列是一種新型 FPGA，能以不到 Virtex-6 系列一半的價(jià)格實(shí)現(xiàn)與其相當(dāng)性能，性價(jià)比提高了一倍，功耗降低了一半。
AD采樣

AD采樣

+關(guān)注

　　AD轉(zhuǎn)換采樣頻率指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需時(shí)間的倒數(shù)，模擬量可以是電壓、電流等電信號(hào)，也可以是壓力、溫度、濕度、位移、聲音等非電信號(hào)；而AD分辨率指數(shù)字量變化一個(gè)最小量時(shí)模擬信號(hào)的變化量。
紅外觸摸屏

紅外觸摸屏

+關(guān)注
Protel DXP

Protel DXP

+關(guān)注

換一批

電機(jī)控制	DSP	氮化鎵	功率放大器	ChatGPT	自動(dòng)駕駛	TI	瑞薩電子
BLDC	PLC	碳化硅	二極管	OpenAI	元宇宙	安森美	ADI
無刷電機(jī)	FOC	IGBT	逆變器	文心一言	5G	英飛凌	羅姆
直流電機(jī)	PID	MOSFET	傳感器	人工智能	物聯(lián)網(wǎng)	NXP	賽靈思
步進(jìn)電機(jī)	SPWM	充電樁	IPM	機(jī)器視覺	無人機(jī)	三菱電機(jī)	ST
伺服電機(jī)	SVPWM	光伏發(fā)電	UPS	AR	智能電網(wǎng)	國(guó)民技術(shù)	Microchip

瑞薩	沁恒股份	全志	國(guó)民技術(shù)	瑞芯微	兆易創(chuàng)新	芯?？萍?/a>	Altium
德州儀器	Vishay	Micron	Skyworks	AMS	TAIYOYUDEN	納芯微	HARTING
adi	Cypress	Littelfuse	Avago	FTDI	Cirrus LogIC	Intersil	Qualcomm
st	Murata	Panasonic	Altera	Bourns	矽力杰	Samtec	揚(yáng)興科技
microchip	TDK	Rohm	Silicon Labs	圣邦微電子	安費(fèi)諾工業(yè)	ixys	Isocom Compo
安森美	DIODES	Nidec	Intel	EPSON	樂鑫	Realtek	ERNI電子
TE Connectivity	Toshiba	OMRON	Sensirion	Broadcom	Semtech	旺宏	英飛凌
Nexperia	Lattice	KEMET	順絡(luò)電子	霍尼韋爾	pulse	ISSI	NXP
Xilinx	廣瀨電機(jī)	金升陽(yáng)	君耀電子	聚洵	Liteon	新潔能	Maxim
MPS	億光	Exar	菲尼克斯	CUI	WIZnet	Molex	Yageo
Samsung	風(fēng)華高科	WINBOND	長(zhǎng)晶科技	晶導(dǎo)微電子	上海貝嶺	KOA	Echelon
Coilcraft	LRC	trinamic

放大器	運(yùn)算放大器	差動(dòng)放大器	電流感應(yīng)放大器	比較器	儀表放大器	可變?cè)鲆娣糯笃?	隔離放大器
時(shí)鐘	時(shí)鐘振蕩器	時(shí)鐘發(fā)生器	時(shí)鐘緩沖器	定時(shí)器	寄存器	實(shí)時(shí)時(shí)鐘	PWM 調(diào)制器
視頻放大器	功率放大器	頻率轉(zhuǎn)換器	揚(yáng)聲器放大器	音頻轉(zhuǎn)換器	音頻開關(guān)	音頻接口	音頻編解碼器
模數(shù)轉(zhuǎn)換器	數(shù)模轉(zhuǎn)換器	數(shù)字電位器	觸摸屏控制器	AFE	ADC	DAC	電源管理
線性穩(wěn)壓器	LDO	開關(guān)穩(wěn)壓器	DC/DC	降壓轉(zhuǎn)換器	電源模塊	MOSFET	IGBT
振蕩器	諧振器	濾波器	電容器	電感器	電阻器	二極管	晶體管
變送器	傳感器	解析器	編碼器	陀螺儀	加速計(jì)	溫度傳感器	壓力傳感器
電機(jī)驅(qū)動(dòng)器	步進(jìn)驅(qū)動(dòng)器	TWS	BLDC	無刷直流驅(qū)動(dòng)器	濕度傳感器	光學(xué)傳感器	圖像傳感器
數(shù)字隔離器	ESD 保護(hù)	收發(fā)器	橋接器	多路復(fù)用器	氮化鎵	PFC	數(shù)字電源

開關(guān)電源	步進(jìn)電機(jī)	無線充電	LabVIEW	EMC	PLC	OLED	單片機(jī)
5G	m2m	DSP	MCU	ASIC	CPU	ROM	DRAM
NB-IoT	LoRa	Zigbee	NFC	藍(lán)牙	RFID	Wi-Fi	SIGFOX
Type-C	USB	以太網(wǎng)	仿真器	RISC	RAM	寄存器	GPU
語(yǔ)音識(shí)別	萬用表	CPLD	耦合	電路仿真	電容濾波	保護(hù)電路	看門狗
CAN	CSI	DSI	DVI	Ethernet	HDMI	I2C	RS-485
SDI	nas	DMA	HomeKit	閾值電壓	UART	機(jī)器學(xué)習(xí)	TensorFlow

Arduino	BeagleBone	樹莓派	STM32	MSP430	EFM32	ARM mbed	EDA
示波器	LPC	imx8	PSoC	Altium Designer	Allegro	Mentor	Pads
OrCAD	Cadence	AutoCAD	華秋DFM	Keil	MATLAB	MPLAB	Quartus

搜索歷史

fpga設(shè)計(jì)

fpga設(shè)計(jì)技術(shù)

相關(guān)標(biāo)簽

相關(guān)話題

關(guān)注此標(biāo)簽的用戶(9人)

C++	Java	Python	JavaScript	node.js	RISC-V	verilog	Tensorflow
Android	iOS	linux	RTOS	FreeRTOS	LiteOS	RT-THread	uCOS
DuerOS	Brillo	Windows11	HarmonyOS

林超文PCB設(shè)計(jì)：PADS教程，PADS視頻教程	鄭振宇老師：Altium Designer教程，Altium Designer視頻教程
張飛實(shí)戰(zhàn)電子視頻教程	朱有鵬老師：海思HI3518e教程，HI3518e視頻教程
李增老師：信號(hào)完整性教程，高速電路仿真教程	華為鴻蒙系統(tǒng)教程，HarmonyOS視頻教程
賽盛：EMC設(shè)計(jì)教程，EMC視頻教程	杜洋老師：STM32教程，STM32視頻教程
唐佐林：c語(yǔ)言基礎(chǔ)教程，c語(yǔ)言基礎(chǔ)視頻教程	張飛：BUCK電源教程，BUCK電源視頻教程
正點(diǎn)原子：FPGA教程，F(xiàn)PGA視頻教程	韋東山老師：嵌入式教程，嵌入式視頻教程
張先鳳老師：C語(yǔ)言基礎(chǔ)視頻教程	許孝剛老師：Modbus通訊視頻教程
王振濤老師：NB-IoT開發(fā)視頻教程	Mill老師：FPGA教程，Zynq視頻教程
C語(yǔ)言視頻教程	RK3566芯片資料合集
朱有鵬老師：U-Boot源碼分析視頻教程	開源硬件專題