如何使用3DIC Compiler實現(xiàn)芯片堆疊設計

前言

先進封裝從MCM發(fā)展到2.5D/3D堆疊封裝，目前發(fā)展最快的制造商是TSMC。TSMC從Foundry端延伸入2.5D/3D先進封裝，稱為3D Fabric。近十年來TSMC的2.5D先進封裝技術經(jīng)歷了5代更新，硅載板的面積已經(jīng)達到3倍光罩尺寸，最新技術可以集成8個HBM，支持eDTC，同時改進了TSV和TIM材料，以及厚銅互連，對于3D堆疊的PI、SI、Thermal和Stress等方面都有了很好的的改善。與此同時NVIDIA的A100單芯片面積為826mm2，逼近光罩尺寸極限，而大芯片面臨低良率、成本增加的問題，這直接導致了Chiplet技術成為炙手可熱的話題。TSMC在SoIC的未來十年的計劃中描述每兩個相鄰工藝節(jié)點的bump pitch縮小70% ，從而達到每工藝節(jié)點2倍帶寬密度的擴展，以及EEP(Energy Efficiency Performance)提升。

3D堆疊的設計流程

3DIC先進封裝之前并沒有統(tǒng)一的EDA設計流程和設計平臺，F(xiàn)abless只能通過使用傳統(tǒng)的脫節(jié)的點工具鏈和流程來進行3DIC的設計。由于數(shù)據(jù)切換的不連貫性和不一致性，以及不同點工具間的設計環(huán)境的改變，這些都對3DIC先進封裝的設計收斂帶來巨大的挑戰(zhàn)。芯和半導體為了應對這些挑戰(zhàn)，提出了自主可控的3DIC先進封裝設計和仿真平臺。其中3D IC Compiler(以下簡稱“3DICC”)作為設計平臺，涵蓋HBM堆疊、異構(gòu)邏輯芯片堆疊以及logic芯片上的memory堆疊流程，涉及TSV互連、basic logic die、中介層、局部硅橋等信息定義。3DICC堆疊設計流程主要包含如下七個步驟：

Prepare design library

Create die designs

Create floorplan/bumps/TSVs

Routing TSVs to backside bumps

Create top-level design

Assign nets, bumps, and TSVs

Perform 3D check

1.設計文件導入(DRAM NDM創(chuàng)建)

首先將3DIC設計所需的tf，ref_libs,csv等文件設置到tcl腳本中，創(chuàng)建所需ndm 數(shù)據(jù)。

圖1. 設置package int bdie tdie dram 的高度寬度,

block的創(chuàng)建，blockage的創(chuàng)建

圖2. create PG mesh設計定義，pg_mesh_pattern定義，

options設置，Create PG bump via array設置

圖3. DRAM 2D視圖

2. Die_Stack interposer package

以及top的創(chuàng)建類似DRAM設置

Die_Stack包含base_die 和 top_die。

圖4. base_die.ndm

圖5. top_die.ndm

Interposer 和package top 的ndm類似以上操作思路

3. Base_inst_pg和interposer_pg

連接的設置

下面介紹下電源線連接的設置，在3dic_shell中打開base 和interposerdie database，接著連接DRAM和Base die的電源。

圖6. connect_base_inst_pg的設置

圖7. connect_interposer_pg的設置

4.Create_interposer_c4bump的創(chuàng)建

下圖是設置interposer中c4的創(chuàng)建的定義，包含name，lib_cell ，pattern，delta，origin 在3dic_shell窗口下打開interposer database進行操作。

圖8. create_interposer_c4bump的設置定義

5.Create_pg_routes的創(chuàng)建

在3dic_shell中輸入腳本中的設置。

圖9. pg_routes的設置界面

圖10. interposer 2D視圖界面

6.Mirror_bump_to_package

在3dic_shell里面打開之前創(chuàng)建的top. ndm, Mirror_bump 從interposer to NCPackage。

圖11. mirror bump

7. Commit_upf_connect_top_pg

在3dic_shell里面打開之前所建立的ndm database，比如：Interposer.ndm、DRAM.ndm、base_die.ndm、top_die.ndm、NCPackage.ndm;讀入各自的upf文件，再連接各自的電源;創(chuàng)建top-level VDD/VSS ports and connect to interposer/die/package;創(chuàng)建 UPF for the top-level。

圖12. upf的power連接

8.整體3D堆疊設計2D和3D效果示例圖

在3DIC中設計的二維設計和三維立體視圖的對比。

圖13. 2D和3D堆疊設計界面

總結(jié)本文介紹了使用3DICC工具進行芯片堆疊設計的步驟。3DICC設計平臺覆蓋從架構(gòu)規(guī)劃、設計創(chuàng)建、設計實現(xiàn)到分析驗證等全流程。能夠支持多芯片系統(tǒng)集成，工作環(huán)境靈活高效，自動化布線支持。

審核編輯：湯梓紅

?